[發(fā)明專利]高介電常數(shù)金屬柵MOS晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 202110862545.3
• 申請日: 2021-07-29
• 公開（公告）號: CN113644050A
• 公開（公告）日: 2021-11-12
• 發(fā)明（設(shè)計）人: 李勇
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768;H01L29/417
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種高介電常數(shù)金屬柵MOS晶體管，其特征在于，包括：

高介電常數(shù)金屬柵以及自對準形成于所述高介電常數(shù)金屬柵兩側(cè)的半導(dǎo)體襯底中的源漏區(qū)；

在所述源漏區(qū)的頂部形成有穿過層間膜的有源區(qū)金屬零層，所述有源區(qū)金屬零層形成于有源區(qū)金屬零層開口中；

在所述有源區(qū)金屬零層開口底部暴露的所述源漏區(qū)的表面自對準形成有預(yù)非晶化離子注入?yún)^(qū)，在所述有源區(qū)金屬零層開口的側(cè)面形成有第一內(nèi)側(cè)墻，第一金屬硅化物通過所述第一內(nèi)側(cè)墻所圍區(qū)域自對準形成在所述預(yù)非晶化離子注入?yún)^(qū)中，所述第一金屬硅化物所覆蓋面積大于所述第一內(nèi)側(cè)墻所圍區(qū)域的面積以及小于等于所述預(yù)非晶化離子注入?yún)^(qū)的覆蓋面積；

所述有源區(qū)金屬零層形成于所述有源區(qū)金屬零層開口中的所述第一內(nèi)側(cè)墻所圍的區(qū)域中，所述有源區(qū)金屬零層的底部和所述第一金屬硅化物接觸；

所述有源區(qū)金屬零層開口的側(cè)面和所述高介電常數(shù)金屬柵之間具有第一間距，所述第一間距越小，所述預(yù)非晶化離子注入?yún)^(qū)的面積越大，所述第一金屬硅化物的面積也越大，所述有源區(qū)金屬零層和所述源漏區(qū)的接觸面積越大，接觸電阻越小；

所述第一內(nèi)側(cè)墻用于增加所述有源區(qū)金屬零層和所述高介電常數(shù)金屬柵之間的第二間距且所述第一內(nèi)側(cè)墻的厚度根據(jù)使所述第二間距大于所述有源區(qū)金屬零層和所述高介電常數(shù)金屬柵之間產(chǎn)生橋接時閾值間距的需要進行設(shè)置；

所述高介電常數(shù)金屬柵的頂部形成有柵區(qū)金屬零層，所述柵區(qū)金屬零層形成于柵區(qū)金屬零層開口中，在所述柵區(qū)金屬零層開口的側(cè)面形成有第二內(nèi)側(cè)墻，所述柵區(qū)金屬零層形成于所述柵區(qū)金屬零層開口中的所述第二內(nèi)側(cè)墻所圍的區(qū)域中。

2.如權(quán)利要求1所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：所述第一內(nèi)側(cè)墻和所述第二內(nèi)側(cè)墻的材料相同且所述第一內(nèi)側(cè)墻和所述第二內(nèi)側(cè)墻采用相同的沉積加刻蝕工藝同時形成。

3.如權(quán)利要求1所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：所述高介電常數(shù)金屬柵包括疊加的高介電常數(shù)層和金屬柵。

4.如權(quán)利要求1所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：高介電常數(shù)金屬柵MOS晶體管為FinFET，在所述半導(dǎo)體襯底中形成有鰭體。

5.如權(quán)利要求1或4所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：在所述源漏區(qū)的形成區(qū)域中形成有嵌入式外延層。

6.如權(quán)利要求5所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：高介電常數(shù)金屬柵MOS晶體管為NMOS時，所述嵌入式外延層的材料包括SiP；

高介電常數(shù)金屬柵MOS晶體管為PMOS時，所述嵌入式外延層的材料包括SiGe。

7.如權(quán)利要求1所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：所述第一金屬硅化物包括鎳硅化物或鈦硅化物。

8.如權(quán)利要求2所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：所述有源區(qū)金屬零層由TiN和鈷疊加而成或者由TiN和鎢疊加而成。

9.如權(quán)利要求8所述的高介電常數(shù)金屬柵MOS晶體管，其特征在于：所述柵區(qū)金屬零層的材料和所述有源區(qū)金屬零層的材料相同且同時形成。