[發明專利]自適應過沖電壓抑制電路、基準電路、芯片及通信終端

有效

• 申請號: 202110862110.9
• 申請日: 2021-07-29
• 公開（公告）號: CN113311896B
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 李春領;王永壽;陳成;林升
• 申請（專利權）人: 唯捷創芯（天津）電子技術股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京汲智翼成知識產權代理事務所(普通合伙) 11381
• 代理人: 陳曦;賈興昌

1.一種自適應過沖電壓抑制電路，其特征在于包括過沖電壓抑制單元、電壓-電流轉換單元，所述過沖電壓抑制單元的輸入端連接待測基準電路上預設的采樣結點，所述過沖電壓抑制單元的輸出端連接所述電壓-電流轉換單元的輸入端，所述電壓-電流轉換單元的輸出端連接所述待測基準電路上預設的調節結點；

所述電壓-電流轉換單元包括第一電阻、第一PMOS管、第二PMOS管和第三NMOS管，所述第三NMOS管的源極連接所述第一電阻的一端，所述第三NMOS管的漏極連接所述第一PMOS管的漏極、柵極和所述第二PMOS管的柵極，所述第二PMOS管的漏極連接所述調節結點，所述第一PMOS管和所述第二PMOS管的源極連接電源電壓，所述第一電阻的另一端連接公共接地端電壓；

在所述待測基準電路啟動過程中，所述過沖電壓抑制單元根據從所述待測基準電路獲取的采樣電壓，產生瞬態高頻感應的電壓，經過所述電壓-電流轉換單元轉換為相應的上拉電流，注入到所述待測基準電路中，與所述待測基準電路的下拉啟動電流疊加，以減小所述待測基準電路啟動瞬間的非線性啟動電流。

2.如權利要求1所述的自適應過沖電壓抑制電路，其特征在于：

所述過沖電壓抑制單元包括電容、第一NMOS管、第二NMOS管，所述電容的一端連接所述采樣結點和所述第一NMOS管的柵極，所述電容的另一端連接所述第一NMOS管、所述第二NMOS管的漏極，所述第二NMOS管的柵極連接外部的使能電路，所述第一NMOS管、所述第二NMOS管的源極連接所述公共接地端電壓。

3.如權利要求2所述的自適應過沖電壓抑制電路，其特征在于：所述第三NMOS管的柵極連接所述第一NMOS管、所述第二NMOS管的漏極和所述電容的另一端。

4.一種基準電路，其特征在于包括啟動模塊、基準核心模塊和權利要求1～3中任意一項所述的自適應過沖電壓抑制電路，所述自適應過沖電壓抑制電路的輸入端連接所述基準核心模塊上預設的采樣結點，所述自適應過沖電壓抑制電路的輸出端連接所述啟動模塊上預設的調節結點。

5.如權利要求4所述的基準電路，其特征在于：

所述調節結點為所述啟動模塊向所述基準核心模塊輸出啟動電流的位置。

6.如權利要求4所述的基準電路，其特征在于：

所述采樣結點為從所述基準核心模塊上采樣的采樣電壓使得第一NMOS管柵極導通的位置。

7.一種集成電路芯片，其特征在于包括權利要求4～6中任意一項所述的基準電路。

8.一種通信終端，其特征在于包括權利要求4～6中任意一項所述的基準電路。