[發明專利]自適應過沖電壓抑制電路、基準電路、芯片及通信終端

有效

• 申請號: 202110862110.9
• 申請日: 2021-07-29
• 公開（公告）號: CN113311896B
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 李春領;王永壽;陳成;林升
• 申請（專利權）人: 唯捷創芯（天津）電子技術股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京汲智翼成知識產權代理事務所(普通合伙) 11381
• 代理人: 陳曦;賈興昌

本發明公開了一種自適應過沖電壓抑制電路、基準電路、芯片及通信終端。該模塊包括過沖電壓抑制單元、電壓?電流轉換單元，過沖電壓抑制單元的輸入端連接待測基準電路上預設的采樣結點，過沖電壓抑制單元的輸出端連接電壓?電流轉換單元的輸入端，電壓?電流轉換單元的輸出端連接待測基準電路上預設的調節結點。本發明根據實時檢測的待測基準電路輸出的采樣電壓，產生瞬態高頻感應的電壓，并轉換成相應的上拉電流，注入到待測基準電路中，與待測基準電路的下拉啟動電流疊加，以減小待測基準電路啟動瞬間的非線性啟動電流，從而在保證基準電路滿足時序要求的同時，對基準電路輸出的參考電壓過沖快速響應進行有效抑制。

技術領域

本發明涉及一種自適應過沖電壓抑制電路，同時也涉及包括該自適應過沖電壓抑制電路的基準電路、集成電路芯片及相應的通信終端，屬于集成電路技術領域。

背景技術

隨著集成電路的工藝節點不斷地推進以及5G技術的推廣和發展，在5G系統中對設備時序響應的要求越來越高，從而對設備內部各個電路模塊響應時間提出了挑戰。尤其在PA（Power Amplifer，功率放大器）系統中，不僅需要滿足嚴苛的響應時間，而且要求為其提供的供電電壓不能有較大的過沖。

通常在電路系統中，為了獲得快速的系統響應，系統會產生較大的過沖電壓或電流來實現，但是在PA系統中，當為其提供的供電電壓或電流有較大過沖時，會對其壽命和性能造成嚴重影響。眾所周知，PA系統由低壓差線性穩壓電路提供供電電壓，而該電路所需的參考電壓由基準電路提供，因此，設計一個能快速響應，且過沖較小的基準電路，對低壓差線性穩壓電路為PA系統提供穩定的供電電壓具有非常大的意義。

申請公布號為CN107872052A的中國專利申請公開了一種輸出電壓過沖抑制的系統及方法。該方法通過片外器件電路對輸出電壓的采樣，計算輸出電壓的變化率，并與參考變化率進行比較，然后設置合適的預定時間量來完成對輸出電壓過沖的抑制。但是，該方法較為復雜，同時硬件開銷較大，成本較高，并且容易受到干擾。

發明內容

本發明所要解決的首要技術問題在于提供一種自適應過沖電壓抑制電路。

本發明所要解決的另一技術問題在于提供一種包括自適應過沖電壓抑制電路的基準電路、芯片及通信終端。

為了實現上述目的，本發明采用下述的技術方案：

根據本發明實施例的第一方面，提供一種自適應過沖電壓抑制電路，包括過沖電壓抑制單元、電壓-電流轉換單元，所述過沖電壓抑制單元的輸入端連接待測基準電路上預設的采樣結點，所述過沖電壓抑制單元的輸出端連接所述電壓-電流轉換單元的輸入端，所述電壓-電流轉換單元的輸出端連接所述待測基準電路上預設的調節結點；

在所述待測基準電路啟動過程中，所述過沖電壓抑制單元根據從所述待測基準電路獲取的采樣電壓，產生瞬態高頻感應的電壓，經過所述電壓-電流轉換單元轉換為相應的上拉電流，注入到所述待測基準電路中，與所述待測基準電路的下拉啟動電流疊加，減小所述待測基準電路啟動瞬間的非線性啟動電流。

其中較優地，所述過沖電壓抑制單元包括電容、第一NMOS管、第二NMOS管，所述電容的一端連接所述采樣結點和所述第一NMOS管的柵極，所述電容的另一端連接所述第一NMOS管、所述第二NMOS管的漏極，所述第二NMOS管的柵極連接外部的使能電路，所述第一NMOS管、所述第二NMOS管的源極連接公共接地端電壓。

其中較優地，所述電壓-電流轉換單元包括第三NMOS管、第一電阻、第一PMOS管和第二PMOS管，所述第三NMOS管的柵極連接所述第一NMOS管、所述第二NMOS管的漏極和所述電容的另一端，所述第三NMOS管的源極連接所述第一電阻的一端，所述第三NMOS管的漏極連接所述第一PMOS管的漏極、柵極和所述第二PMOS管的柵極，所述第二PMOS管的漏極連接所述調節結點，所述第一PMOS管和所述第二PMOS管的源極連接電源電壓，所述第一電阻的另一端連接所述公共接地端電壓。