[發明專利]場效應管的測試方法

在審

• 申請號: 202110852071.4
• 申請日: 2021-07-27
• 公開（公告）號: CN113740691A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 葛偉坡;潘建峰;章志強;劉春勝;王麗高
• 申請（專利權）人: 杭州士蘭集成電路有限公司;杭州士蘭集昕微電子有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;甄丹鳳

公開了一種場效應管的測試方法，該測試方法包括：在所述場效應管的源極和漏極之間施加第一電流，以釋放溝道區電荷；在所述場效應管的源極和漏極之間施加第二電流，以測試源極和漏極之間的電壓，其中，所述第一電流大于所述第二電流；場效應管的源極和漏極之間具有寄生二極管，所述第二電流反向流過寄生二極管時，源極和漏極的電壓表征所述場效應管的漏源擊穿電壓。本發明提供的場效應管的測試方法通過在所述場效應管的源極和漏極之間施加第一電流，將溝道區電荷導出，排除了溝道區電荷的影響，從而使得良率提升。

技術領域

本發明涉及場效應管測試技術領域，特別涉及一種場效應管的測試方法。

背景技術

場效應管從設計到成品，一般需要經過芯片設計、晶圓制造、晶圓測試、封裝、成品測試等環節。其中，晶圓測試(wafer test)是在晶圓制造完成之后，封裝之前進行的測試，晶圓測試過程，對晶圓上的管芯的電性參數進行測試，管芯參數異常，對應了管芯結構或者工藝的異常，所以晶圓測試的結果是管芯結構以及工藝的改進的重要參考依據。在場效應管的晶圓測試過程中，一個重要的參數為場效應管的漏源擊穿電壓。

場效應管的漏源擊穿電壓檢測過程中，在檢測到場效應管的漏源擊穿電壓發生異常時，通常會對管芯的工藝流程或管芯結構進行改進，但往往造成該管芯對應的其他晶圓測試參數都會隨之變化，并且需要實驗驗證可使異常參數恢復的工藝范圍，導致增加人力與時間成本。

在傳統的場效應管的測試方法下，良率很低，需要修改管芯結構設計、修改工藝流程、修改單項工藝設置等，造成了管芯的各項參數隨之發生變化，耗費過多的人力以及時間成本。

發明內容

鑒于上述問題，本發明的目的在于提供一種場效應管的測試方法，通過在第一階段向場效應管的漏極注入第一電流，以釋放溝道區電荷，從而使得良率提升。

根據本發明的一方面，提供一種場效應管的測試方法，包括：

在所述場效應管的源極和漏極之間施加第一電流，以釋放溝道區電荷；

在所述場效應管的源極和漏極之間施加第二電流，以測試源極和漏極之間的電壓，

其中，所述第一電流大于所述第二電流；場效應管的源極和漏極之間具有寄生二極管，所述第二電流反向流過寄生二極管時，源極和漏極的電壓表征所述場效應管的漏源擊穿電壓。

優選地，在所述場效應管處于擊穿狀態下施加所述第一電流和所述第二電流。

優選地，所述擊穿狀態為所述場效應管的源極和柵極短接的情況下，源極和漏極間有較大的電流通過。

優選地，所述第二電流為250uA。

優選地，所述第一電流為1mA～2A。

優選地，場效應管為P溝道MOSFET或者N溝道MOSFET。

優選地，場效應管包括LVTMOS、HVTMOS以及SVTMOS中的一種。

本發明提供的場效應管的測試方法先向場效應管的漏極注入第一電流以導出溝道區電荷，排除溝道區電荷的影響；再向場效應管的漏極注入第二電流，測試源漏擊穿電壓，以從提高產品良率，不需要改變管芯結構及制造工藝，方法簡單有效，成本低。

附圖說明

通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1示出了示出了傳統的場效應管的測試電路；

圖2示出了示出了本發明實施例的場效應管的測試方法的流程示意圖；

圖3示出了示出了本發明實施例的場效應管的結構示意圖；