[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 202110837496.8
• 申請日: 2021-07-23
• 公開（公告）號: CN114067880A
• 公開（公告）日: 2022-02-18
• 發(fā)明（設計）人: 田中信二;石井雄一郎;藪內誠
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/18;G11C8/14;G11C7/06;G11C5/14;G06F1/12
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 羅利娜

1.一種半導體器件，包括：

存儲器單元；

位線對，在讀取模式下根據(jù)所述存儲器單元的數(shù)據(jù)，將所述位線對上的電壓向第一電壓和不同于所述第一電壓的第二電壓改變，所述位線對被耦合到所述存儲器單元；以及

指定電路，用于從所述位線對中指定位線，

其中電容元件被耦合到由所述指定電路指定的所述位線，并且在測試模式下指定位線的電壓被設置為所述第一電壓與所述第二電壓之間的電壓。

2.根據(jù)權利要求1的半導體芯片，

其中所述電容元件具有布線電容，所述布線電容根據(jù)所述位線對的長度來被確定。

3.根據(jù)權利要求2的半導體器件，還包括

寫入電路，用于在寫入模式下提供根據(jù)待被寫入所述位線對的數(shù)據(jù)的電位，

其中所述寫入電路包括指定電路，并且在所述寫入模式下向由所述指定電路指定的所述位線提供第三電壓，所述第三電壓不同于所述第一電壓和所述第二電壓。

4.根據(jù)權利要求3的半導體器件，

其中所述指定電路根據(jù)待被寫入的所述數(shù)據(jù)，從所述位線對中指定位線。

5.根據(jù)權利要求4的半導體器件，

其中所述第一電壓是相對于所述第二電壓的正電壓，并且所述第三電壓是相對于所述第二電壓的負電壓。

6.根據(jù)權利要求4的半導體器件，

其中所述電容元件包括待被耦合到由所述指定電路指定的所述位線的一個端子，以及被提供有與模式相對應的電壓的另一端子，

在所述寫入模式下，所述電容元件的所述另一端子的所述電壓從所述第一電壓變?yōu)樗龅诙妷海约?/p>

所述電容元件的所述另一端子的所述電壓從所述第二電壓變?yōu)樗龅谝浑妷骸?/p>

7.根據(jù)權利要求6所述的半導體器件，還包括

感測放大器，用于在所述讀取模式和所述測試模式下放大所述位線對的所述位線之間的電位差，

其中在所述測試模式下，所述感測放大器的操作開始于與在所述讀取模式下相比更多延遲。

8.根據(jù)權利要求5的半導體器件，

其中所述電容元件具有取決于所述位線對的所述長度的長度，所述電容元件包括所述布線電容以及MOS電容器，所述布線電容由沿與所述位線對的方向相同的方向延伸的布線對形成，所述MOS電容器被耦合在所述布線對的所述布線之間，

所述布線對的所述布線之一被耦合到由所述指定電路指定的所述位線，

用于根據(jù)模式來提供電壓的中間電位控制電路，被耦合到所述布線對中的另一布線，以及

在所述測試模式下，所述中間電位控制電路向所述另一布線提供從所述第二電壓變?yōu)樗龅谝浑妷旱碾妷骸?/p>

9.根據(jù)權利要求8的半導體器件，

其中在所述寫入模式下，所述中間電位控制電路向所述另一布線提供從所述第一電壓變?yōu)樗龅诙妷旱碾妷骸?/p>

10.根據(jù)權利要求3的半導體器件，還包括

DFT控制電路，用于生成在所述測試模式下使用的信號，

其中在所述測試模式下，所述DFT控制電路施加如下數(shù)據(jù)，該數(shù)據(jù)具有與所述寫入模式下的數(shù)據(jù)的邏輯電平相反的邏輯電平。