[發明專利]半導體器件

在審

• 申請號: 202110837496.8
• 申請日: 2021-07-23
• 公開（公告）號: CN114067880A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 田中信二;石井雄一郎;藪內誠
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/18;G11C8/14;G11C7/06;G11C5/14;G06F1/12
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 羅利娜

本公開涉及半導體器件。提供了包括SRAM的半導體器件，該SRAM能夠感測不滿足期望特性的有缺陷的存儲器單元。該半導體器件包括存儲器單元、位線對以及用于從位線對中指定位線的指定電路，該位線對被耦合到存儲器單元，并且在讀取模式下根據存儲器單元的數據使電壓向電源電壓和地電壓改變。在該半導體器件中，布線電容被耦合到由指定電路指定的位線，并且指定位線的電壓在測試模式下被設置為電源電壓與地電壓之間的電壓。

相關申請的交叉引用

于2020年7月30日提交的日本專利申請號2020-128971的公開內容，包括說明書、附圖和摘要，通過整體引用并入本文。

背景技術

本發明涉及一種半導體器件，并且具體地涉及一種包括靜態隨機存取存儲器的半導體器件。

下面列出了所公開的技術。

[專利文獻1]日本未審查專利申請公開號H3-154289。

作為半導體器件，專利文獻1公開了一種半導體存儲器設備。專利文獻1公開了一種能夠測試存儲器單元的操作裕度的半導體存儲器設備。更準確地，專利文獻1公開了一種技術：通過耦合固定電容或者通過測試來檢測具有小操作裕度等的存儲器單元，其中在測試模式下在讀取時預先累積電荷以使其能力根據電荷再分布來檢測在位線之間出現的電位差。

發明內容

在SRAM中，為了從存儲器單元讀取數據，例如，在初始狀態下，對與存儲器單元耦合的位線對(成對的位線)執行預充電。當存儲器單元被選擇時，根據存儲器單元中存儲的數據，讀取電流在存儲器單元中流動，然后位線對中的一個位線的電位可以降低。此時，另一位線被視為參考位線，并且該一個位線與參考位線之間的電位差被放大，以讀取所選擇的存儲器單元的數據。

為了檢測具有小操作裕度的存儲器單元(換言之，不滿足期望特性的存儲器單元)，根據專利文獻1公開的技術，將用于測試的固定電容耦合到參考位線。以這種方式，在用于測試的固定電容與參考位線的電容之間進行電荷再分布，使得能夠降低參考位線的電位。結果，通過所選擇的存儲器單元，降低了在位線之一的電位降低時的位線對的位線之間的電位差，從而可能使從所選擇的存儲器單元讀取數據的能力降低。在不滿足期望特性的存儲器單元中，由于選擇時的讀取電流變小，所以例如位線對的位線之間的電位差達到預定值的時間段變長，使得可以檢測具有小操作裕度的存儲器。

以這種方式，根據本發明的發明人的研究，在將專利文獻1中公開的技術轉用于SRAM的情況下，也能夠檢測具有小操作裕度的存儲器單元。

然而，根據本發明的發明人的研究，在專利文獻1中公開的技術中，例如，在通過使用例如編譯SRAM技術而配置的SRAM(編譯SRAM)中存在問題。

換言之，在根據專利文獻1的技術中，由于將固定電容耦合到位線，因此它在DRAM等中是有效的，因為可以使通過電荷再分布而降低的位線的電位近似恒定，只要位線的長度總是恒定的。

相反，在編譯SRAM技術中，例如，位線或/和字線的長度是可變的。因此，當將相同的固定電容耦合在位線長度不同的多個SRAM之間時，例如，在一些SRAM中，固定電容中可能會積累過多的電荷，而相反地，可能不會積累期望的電荷量。結果，可以想到，根據電荷再分布，位線的電位大大降低并且相反沒有降低期望的量。以這種方式，例如，即使存儲器單元滿足期望特性，也有可能檢測出它是具有小操作裕度的存儲器單元。

下面描述根據實施例的半導體器件。

該半導體器件包括存儲器單元、位線對，以及用于從位線對中指定位線的指定電路，該位線對在讀取模式下根據存儲器單元的數據，使電壓向第一電壓和不同于第一電壓的第二電壓改變。這里，在測試模式下，電容元件耦合到由指定電路指定的位線，以將指定位線的電壓設置為第一電壓與第二電壓之間的電位。

根據本說明書和附圖中的描述，其他問題和新穎特征將變得清楚。