[發(fā)明專利]減少VIA開(kāi)窗刻蝕損傷的方法和VCSEL芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 202110835474.8
• 申請(qǐng)日: 2021-07-23
• 公開(kāi)（公告）號(hào): CN113285353A
• 公開(kāi)（公告）日: 2021-08-20
• 發(fā)明（設(shè)計(jì)）人: 吳敦文;江藹庭;王青;趙風(fēng)春;王健軍
• 申請(qǐng)（專利權(quán)）人: 華芯半導(dǎo)體研究院（北京）有限公司;華芯半導(dǎo)體科技有限公司
• 主分類號(hào): H01S5/183
• 分類號(hào): H01S5/183;H01S5/042
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 趙麗婷

1.一種減少VIA開(kāi)窗刻蝕損傷的方法，其特征在于，包括：

（1）在VCSEL芯片發(fā)光區(qū)域的P接觸層的至少部分表面沉積Ti層；

（2）在所述Ti層的至少部分表面沉積SiN鈍化層；

（3）在除VIA開(kāi)窗以外的區(qū)域的所述SiN鈍化層的至少部分表面制備光刻膠；

（4）采用干法刻蝕VIA開(kāi)窗區(qū)域的所述SiN鈍化層和所述Ti層，以便得到VIA開(kāi)窗。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在步驟（1）中，所述Ti層的厚度為10-20nm。

3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，在步驟（2）中，所述SiN鈍化層的厚度為300-390nm。

4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，在步驟（3）中，所述光刻膠的厚度為5-6μm。

5.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，在步驟（4）中，所述干法刻蝕為氟基ICP刻蝕。

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述氟基ICP的反應(yīng)氣體包括：40sccm-80sccm的氟基反應(yīng)氣體、40sccm-80sccm的N₂、20sccm-60sccm的O₂和20sccm-60sccm的Ar。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述氟基反應(yīng)氣體為CHF₃、CF₄和SF₆。

8.根據(jù)權(quán)利要求5所述的方法，其特征在于，在步驟（4）中，所述SiN鈍化層的刻蝕速度為80?/min-300?/min。

9.根據(jù)權(quán)利要求5所述的方法，其特征在于，在步驟（4）中，所述Ti層的刻蝕速度為30?/min-50?/min。

10.一種采用權(quán)利要求1-9任一項(xiàng)所述的減少VIA開(kāi)窗刻蝕損傷的方法制備得到的VCSEL芯片，其特征在于，所述VCSEL芯片包括GaAs襯底；在所述GaAs襯底上依次生長(zhǎng)的N接觸層、NDBR層、MQW層、氧化層、PDBR層和P接觸層；Ti層，所述Ti層設(shè)置在發(fā)光區(qū)域的所述P接觸層的至少部分表面上；SiN鈍化層，所述SiN鈍化層設(shè)置在所述Ti層的至少部分表面上以及非發(fā)光區(qū)域的P接觸層的至少部分表面上；所述Ti層和所述SiN鈍化層在所述P接觸層上形成VIA開(kāi)窗；P電極，所述P電極設(shè)置在所述VIA開(kāi)窗處，所述P電極與所述P接觸層直接接觸。