[發(fā)明專利]一種形成具有空腔的半導體襯底的方法及圖像傳感器

在審

• 申請?zhí)枺?/td>: 202110826720.3
• 申請日: 2021-07-21
• 公開（公告）號: CN115692430A
• 公開（公告）日: 2023-02-03
• 發(fā)明（設(shè)計）人: 趙立新;楊瑞坤
• 申請（專利權(quán)）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供一種通過兩次外延工藝形成具有空腔的半導體襯底的方法，所述方法包括：通過兩次外延工藝，封閉所述半導體襯底中線寬不同且互相連通的溝槽，形成互相連通的空腔結(jié)構(gòu)。本發(fā)明還提供一種圖像傳感器，包括由本發(fā)明中形成方法形成的具有空腔的半導體襯底。本發(fā)明通過上述方案，能夠改善工藝效果，降低暗電流，減少晶向差異對外延的影響。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別涉及一種形成具有空腔的半導體襯底的方法及圖像傳感器。

背景技術(shù)

對圖像傳感器的感光區(qū)域進行隔離，常見于背照式圖像傳感器工藝。通常的方法中，先進行襯底晶圓背面減薄工藝，再通過光刻工藝在晶圓表面形成用于圖像感光區(qū)域隔離的圖形，進而通過刻蝕工藝在襯底背面形成深溝槽，繼而在深溝槽中填充介質(zhì)完成圖像傳感器感光區(qū)域的隔離。

但是，這種傳統(tǒng)方法仍存在以下問題：①在研磨襯底晶圓背面減薄過程中，晶圓襯底容易發(fā)生扭曲變形，而且光刻本身的對準誤差也會使得晶背溝槽圖形與像素中心有較大的誤差，導致側(cè)向隔離的不均勻性，影響隔離效果；②在刻蝕工藝中用到的等離子體會損傷側(cè)壁，而在晶圓背面工藝中，沒有辦法承受高溫工藝，從而難以對側(cè)壁損傷進行修復；③相鄰的兩個像素單元側(cè)向隔離區(qū)和對角交叉區(qū)域的圖形線寬存在差異，會導致在相鄰像素側(cè)向區(qū)域和對角交叉區(qū)域的深度差異，影響隔離和噪點效果。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種通過兩次外延工藝形成具有空腔的半導體襯底的方法及一種圖像傳感器。

具體地，本發(fā)明中通過兩次外延工藝形成具有空腔的半導體襯底的方法包括：

通過兩次外延工藝，封閉所述半導體襯底中線寬不同且互相連通的溝槽，形成互相連通的空腔結(jié)構(gòu)。

進一步地，所述方法還包括：

在所述溝槽中外延形成第一外延層，封閉線寬小于預設(shè)閾值的第一溝槽的開口，使線寬大于預設(shè)閾值的第二溝槽的開口的線寬減小但不完全封閉，并在所述第一外延層下部留有互相連通的第一空腔；

在所述第一外延層表面形成隔離介質(zhì)層；

對所述隔離介質(zhì)層進行回刻蝕，暴露所述溝槽開口處的第一外延層；

在所述第一外延層表面外延形成第二外延層，封閉所述第二溝槽處的開口，使所述第二溝槽在所述第二外延層下部留有與所述第一空腔互相連通的第二空腔。

進一步地，在所述形成第一外延層和/或形成第二外延層的過程中和/或過程之后，還包括：

對所述第一外延層和/或第二外延層進行表面晶格修復，減少所述外延生長過程中產(chǎn)生的缺陷。

進一步地，所述表面晶格修復包括：在所述外延工藝中進行至少一次高溫氣體烘焙工藝，對外延層表面進行原子重排，以消除晶向差異產(chǎn)生的外延缺陷。

進一步地，所述高溫氣體烘焙工藝采用溫度不低于950℃、氣壓不高于100torr的氫氣環(huán)境。

進一步地，所述對所述隔離介質(zhì)層進行回刻蝕時采用干法刻蝕。

進一步地，所述隔離介質(zhì)層的材質(zhì)為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

進一步地，在所述形成第二外延層之后，還包括：

對所述第二外延層表面進行平坦化處理；

在所述第二外延層表面外延第三外延層，所述第三外延層的厚度不小于0.5微米；

采用高溫退火工藝，通過所述第三外延層的原子應力改善形成所述第一外延層和/或所述第二外延層時產(chǎn)生的缺陷。

進一步地，在所述形成第一外延層之前，還包括：

根據(jù)預設(shè)的硬掩模層，刻蝕所述半導體襯底，形成所述第一深溝槽和所述第二溝槽；

在所述第一深溝槽和所述第二溝槽表面外延形成本征半導體層和高濃度摻雜層。

進一步地，所述形成第一外延層包括：