[發明專利]一種形成具有空腔的半導體襯底的方法及圖像傳感器

在審

• 申請號: 202110826720.3
• 申請日: 2021-07-21
• 公開（公告）號: CN115692430A
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 趙立新;楊瑞坤
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述方法包括：

通過兩次外延工藝，封閉所述半導體襯底中線寬不同且互相連通的溝槽，形成互相連通的空腔結構。

2.如權利要求1通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述方法包括：

在所述溝槽中外延形成第一外延層，封閉線寬小于預設閾值的第一溝槽的開口，使線寬大于預設閾值的第二溝槽的開口的線寬減小但不完全封閉，并在所述第一外延層下部留有互相連通的第一空腔；

在所述第一外延層表面形成隔離介質層；

對所述隔離介質層進行回刻蝕，暴露所述溝槽開口處的第一外延層；

在所述第一外延層表面外延形成第二外延層，封閉所述第二溝槽處的開口，使所述第二溝槽在所述第二外延層下部留有與所述第一空腔互相連通的第二空腔。

3.如權利要求2所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，在所述形成第一外延層和/或形成第二外延層的過程中和/或過程之后，還包括：

對所述第一外延層和/或第二外延層進行表面晶格修復，減少所述外延生長過程中產生的缺陷。

4.如權利要求3所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述表面晶格修復包括：在所述外延工藝中進行至少一次高溫氣體烘焙工藝，對外延層表面進行原子重排，以消除晶向差異產生的外延缺陷。

5.如權利要求4所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述高溫氣體烘焙工藝采用溫度不低于950℃、氣壓不高于100torr的氫氣環境。

6.如權利要求2所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述對所述隔離介質層進行回刻蝕時采用干法刻蝕。

7.如權利要求2所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述隔離介質層的材質為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

8.如權利要求2所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，在所述形成第二外延層之后，還包括：

對所述第二外延層表面進行平坦化處理；

在所述第二外延層表面外延第三外延層，所述第三外延層的厚度不小于0.5微米；

采用高溫退火工藝，通過所述第三外延層的原子應力改善形成所述第一外延層和/或所述第二外延層時產生的缺陷。

9.如權利要求2所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，在所述形成第一外延層之前，還包括：

根據預設的硬掩模層，刻蝕所述半導體襯底，形成所述第一深溝槽和所述第二溝槽；

在所述第一深溝槽和所述第二溝槽表面外延形成本征半導體層和高濃度摻雜層。

10.如權利要求9所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述形成第一外延層包括：

去除所述硬掩模層，在所述高濃度摻雜層表面外延形成第一外延層，封閉線寬小于預設閾值的第一溝槽的開口，使線寬大于預設閾值的第二溝槽的開口的線寬減小但不完全封閉，并在所述第一外延層下部留有互相連通的第一空腔。

11.如權利要求10所述的通過兩次外延工藝形成具有空腔的半導體襯底的方法，其特征在于，所述去除所述硬掩模層包括采用熱磷酸和/或氫氟酸濕法去除硬掩模層。

12.一種圖像傳感器，其特征在于，所述圖像傳感器包括如權利要求1~11的方法形成的具有空腔的半導體襯底。

13.如權利要求12所述的圖像傳感器，其特征在于，所述空腔結構用于實現像素單元之間的光學隔離和電性隔離。