[發明專利]基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法

有效

• 申請號: 202110826233.7
• 申請日: 2021-07-21
• 公開（公告）號: CN113725723B
• 公開（公告）日: 2023-03-03
• 發明（設計）人: 王健軍;江藹庭;王青;趙風春
• 申請（專利權）人: 華芯半導體研究院（北京）有限公司;華芯半導體科技有限公司
• 主分類號: H01S5/042
• 分類號: H01S5/042;H01S5/183;H01S5/34
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 趙麗婷

本發明公開了基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法。所述VCSEL芯片包括：外延結構，以及形成在所述外延結構上的電鍍種子層，所述電鍍種子層包括TiW層和Au層，所述外延結構與所述電鍍種子層之間具有SiN鈍化層；所述方法包括：(1)對所述Au層進行第一濕法刻蝕；其中，所述第一濕法刻蝕利用KI溶液進行；(2)對所述TiW層進行ICP干法刻蝕和第二濕法刻蝕，完成所述電鍍種子層金屬的刻蝕；其中，所述第二濕法刻蝕利用雙氧水或含氟試劑進行。該方法既可以避免濕法刻蝕TiW層帶來多重疊加側蝕量的問題，又可以將ICP干法刻蝕中側壁可能殘留的TiW完全去除，且不會影響劃片道外觀。

技術領域

本發明涉及光電子器件領域，具體而言，本發明涉及基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法。

背景技術

目前VCSEL芯片(垂直腔面發射激光器)在生產過程中，采用整面濺射電鍍種子層的TiW金屬和Au金屬，在電鍍工藝后，需要將非電鍍區域的種子層TiW金屬和Au金屬去除干凈。然而，現有的VCSEL芯片電鍍種子層金屬刻蝕方法仍有待改進。

發明內容

本申請是基于發明人對以下事實和問題的發現而提出的：

原理上，Au金屬可以采用KI溶液進行濕法刻蝕作業；TiW金屬可以使用雙氧水或含氟試劑進行濕法刻蝕，亦可采用氟基ICP干法刻蝕作業去除；但在上述作業流程中會出現以下問題：

1、采用KI溶液濕法刻蝕Au金屬+雙氧水或含氟試劑濕法刻蝕TiW金屬的方案：

由于濕法刻蝕存在各項同性的特點，KI溶液腐蝕Au金屬層會出現少量的側蝕；之后，用雙氧水或含氟試劑腐蝕TiW金屬，又會造成TiW金屬層橫向側蝕，且兩次疊加的側蝕量較大；并且由于TiW介于外延層與電鍍Au金屬層之間，過大的側蝕，會致使PECVD沉積介質膜(鈍化膜)時，無法有效覆蓋此區域，造成空洞；這會影響老化以及可靠性結果。

2、采用KI溶液濕法刻蝕Au金屬+ICP干法刻蝕TiW金屬的方案：

如上所述，KI溶液腐蝕Au金屬層會不可避免地出現少量的側蝕；接著使用ICP干法刻蝕TiW金屬，可以有效避免TiW金屬層橫向側蝕；但是，由于TiW層致密度較低，且現有條件下，TiW層厚度較低(低于)。因此，在KI濕法刻蝕Au金屬時，KI溶液會滲透TiW金屬層，并腐蝕劃片道區域暴露的外延層，造成微觀的臺階差異；該臺階差異在之后的ICP干法刻蝕TiW金屬過程中會被放大，形成許多水滴點狀的黑點異常；同時，由于ICP干法刻蝕存在方向性，部分區域側壁的TiW金屬無法有效被蝕刻干凈。

鑒于此，本發明提出基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法。該方法既可以避免濕法刻蝕TiW層帶來多重疊加側蝕量的問題，又可以將ICP干法刻蝕中側壁可能殘留的TiW完全去除，且不會影響劃片道外觀。

在本發明的一個方面，本發明提出了一種基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法。根據本發明的實施例，所述VCSEL芯片包括：外延結構，以及形成在所述外延結構上的電鍍種子層，所述電鍍種子層包括TiW層和Au層，所述外延結構與所述電鍍種子層之間具有SiN鈍化層；所述方法包括：(1)對所述Au層進行第一濕法刻蝕；其中，所述第一濕法刻蝕利用KI溶液進行；(2)對所述TiW層進行ICP干法刻蝕和第二濕法刻蝕，完成所述電鍍種子層的刻蝕；其中，所述第二濕法刻蝕利用雙氧水或含氟試劑進行。

根據本發明上述實施例的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，通過結合KI溶液濕法刻蝕Au層、ICP干法刻蝕TiW層、雙氧水或含氟試劑濕法刻蝕TiW層，既可以避免濕法刻蝕TiW層帶來多重疊加側蝕量的問題，又可以將ICP干法刻蝕中側壁可能殘留的TiW完全去除。另外，刻蝕后外延結構上表面仍保留有SiN鈍化層，由此，濕法或干法刻蝕操作不會對外延結構造成影響，不會造成劃片道外觀異常。