[發明專利]基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法

有效

• 申請號: 202110826233.7
• 申請日: 2021-07-21
• 公開（公告）號: CN113725723B
• 公開（公告）日: 2023-03-03
• 發明（設計）人: 王健軍;江藹庭;王青;趙風春
• 申請（專利權）人: 華芯半導體研究院（北京）有限公司;華芯半導體科技有限公司
• 主分類號: H01S5/042
• 分類號: H01S5/042;H01S5/183;H01S5/34
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 趙麗婷

1.一種基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，

所述VCSEL芯片包括：

外延結構，以及形成在所述外延結構上的電鍍種子層，所述電鍍種子層包括TiW層和Au層，所述外延結構與所述電鍍種子層之間具有SiN鈍化層，且所述SiN鈍化層覆蓋劃片道區域的所述外延結構上表面；

所述方法包括：

(1)對所述Au層進行第一濕法刻蝕；其中，所述第一濕法刻蝕利用KI溶液進行；

(2)對所述TiW層進行ICP干法刻蝕和第二濕法刻蝕，完成所述電鍍種子層金屬的刻蝕；其中，所述第二濕法刻蝕利用雙氧水或含氟試劑進行。

2.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述KI溶液的濃度為10％～30％。

3.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述第一濕法刻蝕進行的時間為1min～3min。

4.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述干法ICP刻蝕的操作條件包括：使用30sccm～70sccm的氟基氣體、30sccm～70sccm的惰性氣體，在100W～500W的上電極ICP功率下進行電離，提供反應所需的等離子體；在20W～60W的下電極bias功率下，制造加速電場，進行物理轟擊；處理壓力為0.5Pa～1.0Pa，處理溫度為10℃～30℃。

5.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述雙氧水的濃度為10％～20％。

6.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述含氟試劑選自氫氟酸、BOE溶液中的至少之一。

7.根據權利要求6所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述含氟試劑的濃度為5％～20％。

8.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述第二濕法刻蝕進行的時間為15s～1min。

9.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述外延結構包括由下至上依次包括N接觸層、N-DBR層、MQW層、氧化層、P-DBR層、P接觸層。

10.根據權利要求1所述的基于SiN鈍化層保護的VCSEL芯片電鍍種子層金屬刻蝕方法，其特征在于，所述VCSEL芯片進一步包括襯底，所述襯底形成在所述外延結構的下表面。