[發明專利]一種半導體器件及其制作方法

有效

• 申請號: 202110792961.0
• 申請日: 2021-07-14
• 公開（公告）號: CN113257662B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 王礦偉;楊清華;唐兆云;賴志國;吳明;王家友
• 申請（專利權）人: 蘇州漢天下電子有限公司;紹興漢天下微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京允天律師事務所 11697
• 代理人: 李建航

本發明實施例提供了一種半導體器件及其制作方法，該方法包括：在襯底上依次沉積第一掩膜層和第二掩膜層，對第一掩膜層和第二掩膜層進行刻蝕，形成暴露出襯底的凹槽，在凹槽暴露出的襯底以及第二掩膜層上形成金屬層，并去除第一掩膜層、第二掩膜層以及第二掩膜層上的金屬層，保留凹槽暴露出的襯底上的金屬層。由于第一掩膜層和第二掩膜層是采用沉積工藝制作在襯底上的薄膜層，而并不是光刻膠層，因此，即便后續形成金屬層的沉積工藝溫度過高，也不會對第一掩膜層和第二掩膜層產生影響，即采用沉積工藝形成的第一掩膜層和第二掩膜層對金屬層沉積溫度要求不高，從而可以降低金屬層的沉積難度。

技術領域

本發明實施例涉及半導體集成電路技術領域，具體涉及一種半導體器件及其制作方法。

背景技術

金屬剝離(lift-off)工藝是電子機械系統和集成電路加工領域中的一個重要工藝。金屬剝離工藝的基本流程為：如圖1所示，在現有技術襯底10上形成圖形化的現有技術光刻膠掩膜11，然后，如圖2所示，在現有技術襯底10以及現有技術光刻膠掩膜11上同步沉積現有技術金屬層12，之后，如圖3所示，采用常規的光刻膠剝離技術，剝離現有技術光刻膠掩膜11及其表面的現有技術金屬層12，保留現有技術襯底10上的現有技術金屬層12，從而在現有技術襯底10上形成圖形化的現有技術金屬層12。但是，采用這種金屬剝離工藝，必須保證現有技術金屬層12的沉積溫度不能過高，導致現有技術金屬層12的沉積難度較大。

發明內容

有鑒于此，本發明實施例提供一種半導體器件及其制作方法，以解決現有的金屬剝離工藝制作的金屬層沉積溫度不能過高的問題。

為解決上述問題，本發明實施例提供如下技術方案：

一種半導體器件的制作方法，包括：

提供襯底；

在所述襯底上依次沉積第一掩膜層和第二掩膜層；

對所述第一掩膜層和所述第二掩膜層進行刻蝕，形成暴露出所述襯底的凹槽，所述凹槽在所述第二掩膜層處的寬度小于所述凹槽在所述第一掩膜層處的寬度；

在所述凹槽暴露出的襯底以及所述第二掩膜層上形成金屬層；

去除所述第一掩膜層、所述第二掩膜層以及所述第二掩膜層上的金屬層，保留所述凹槽暴露出的襯底上的金屬層。

可選地，在相同刻蝕條件下，所述第二掩膜層的刻蝕速率小于或等于所述第一掩膜層的刻蝕速率，以使所述凹槽在所述第二掩膜層處的寬度小于所述凹槽在所述第一掩膜層處的寬度。

可選地，所述第一掩膜層的厚度大于所述金屬層的厚度。

可選地，對所述第一掩膜層和所述第二掩膜層進行刻蝕包括：

在所述第二掩膜層上形成掩膜，所述掩膜具有暴露出待刻蝕區域的第二掩膜層的開口；

對所述待刻蝕區域的部分掩膜層進行刻蝕；

對所述待刻蝕區域的剩余掩膜層進行刻蝕，以形成暴露出所述襯底的凹槽。

可選地，對所述待刻蝕區域的部分掩膜層進行刻蝕包括：

采用干法刻蝕工藝對所述待刻蝕區域的部分掩膜層進行刻蝕；

對所述待刻蝕區域的剩余掩膜層進行刻蝕包括：

采用濕法刻蝕工藝對所述待刻蝕區域的剩余的掩膜層進行刻蝕。

可選地，去除所述第一掩膜層、所述第二掩膜層以及所述第二掩膜層上的金屬層包括：

采用濕法刻蝕工藝對所述第一掩膜層和所述第二掩膜層進行刻蝕，以去除所述第一掩膜層、所述第二掩膜層以及所述第二掩膜層上的金屬層。