[發明專利]半導體結構及半導體結構的形成方法

有效

• 申請號: 202110787179.X
• 申請日: 2021-07-13
• 公開（公告）號: CN113241347B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 駱中偉;華文宇;丁瀟
• 申請（專利權）人: 芯盟科技有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構及半導體結構的形成方法，結構包括：若干溝道柱，若干所述溝道柱沿第一方向和第二方向陣列分布，所述溝道柱垂直于第一方向和第二方向構成的平面表面；若干柵極層，若干所述柵極層平行于第一方向且沿第二方向排列，所述柵極層環繞在第一方向排列的若干溝道柱側壁表面，且所述柵極層暴露出所述溝道柱相對的兩面；分別位于溝道柱相對兩面的若干電容結構和若干位線結構，各電容結構與一個所述溝道柱電連接，若干所述位線結構平行于第二方向且沿第一方向排列，各位線結構與在第二方向排列的若干溝道柱電連接。所述半導體結構的存儲密度提升。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體結構及半導體結構的形成方法。

背景技術

動態隨機存取存儲器（Dynamic Random Access Memory，簡稱DRAM）是一種半導體存儲器，主要的作用原理是利用電容內存儲電荷的多寡來代表一個二進制比特（bit）是1還是0。

動態隨機存取存儲器（DRAM）的基本存儲單元由一個晶體管和一個存儲電容組成，而存儲陣列由多個存儲單元組成。因此，存儲器芯片面積的大小就取決于基本存儲單元的面積大小。

還需要減小存儲器芯片的面積以實現更高的存儲密度。

發明內容

本發明解決的技術問題是提供一種半導體結構及半導體結構的形成方法，以提升存儲器芯片的存儲密度。

為解決上述技術問題，本發明技術方案提供一種半導體結構，包括：包括若干溝道柱，若干所述溝道柱沿第一方向和第二方向陣列分布，所述溝道柱垂直于第一方向和第二方向構成的平面表面，不包括初始襯底（100）；若干柵極層，若干所述柵極層平行于第一方向且沿第二方向排列，所述柵極層環繞在第一方向排列的若干溝道柱側壁表面，且所述柵極層暴露出所述溝道柱相對的兩面；分別位于溝道柱相對兩面的若干電容結構和若干位線結構，各電容結構與一個所述溝道柱電連接，若干所述位線結構平行于第二方向且沿第一方向排列，各位線結構與在第二方向排列的若干溝道柱電連接。

可選的，還包括：第一隔離層，所述溝道柱和柵極層位于所述第一隔離層內，所述第一隔離層暴露出所述溝道柱相對的兩面。

可選的，還包括：位于溝道柱側壁表面的柵介質層，所述柵介質層位于溝道柱和柵極層之間。

可選的，還包括：分別位于溝道柱相對兩面頂部表面的第一摻雜區和第二摻雜區。

可選的，各電容結構分別與一個第一摻雜區電連接；各位線結構與在第二方向排列的若干溝道柱上的第二摻雜區電連接。

可選的，所述電容結構在第一方向和第二方向構成的平面表面的投影至少與部分所述第一摻雜區重合。

可選的，所述溝道柱在第一方向和第二方向構成的平面表面的投影形狀包括：圓形、橢圓形、矩形、梯形或菱形。

可選的，所述第一方向和第二方向之間具有夾角，所述夾角范圍為：小于或等于90度。

可選的，若干所述電容結構沿第三方向和第四方向陣列排布，所述第三方向和第四方向平行于第一方向和第二方向構成的平面表面，所述第三方向平行于第一方向，所述第四方向平行于第二方向。

可選的，若干所述電容結構的排布方式與溝道柱的排布方式不相同，若干所述電容結構沿第三方向和第四方向陣列排布，所述第三方向和第四方向平行于第一方向和第二方向構成的平面表面，所述第三方向和第四方向之間的夾角為60度。