[發明專利]一種集成電路的制造工藝

在審

• 申請號: 202110786617.0
• 申請日: 2016-10-08
• 公開（公告）號: CN113506731A
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 馬振國;張軍;吳鑫
• 申請（專利權）人: 北京北方華創微電子裝備有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 北京思創畢升專利事務所 11218
• 代理人: 孫向民;廉莉莉

1.一種集成電路的制造工藝，其特征在于，包括：去除晶片上的二氧化硅的方法，該方法包括：

向工藝腔室內通入脫水的氟化氫氣體和脫水的醇類氣體；

使所述脫水的氟化氫氣體和脫水的醇類氣體混合，生成氣態的刻蝕劑；

使所述刻蝕劑與所述工藝腔室內的晶片反應，并使所述工藝腔室內保持高壓狀態以提高刻蝕選擇比；以及

將所述反應的副產物從所述工藝腔室內抽出。

2.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括利用HARP填充淺溝道絕緣層的輪廓調整的子工藝，

在所述子工藝中，首先利用CVD工藝沉積一定厚度的HARP，而后采用所述的去除晶片上的二氧化硅的方法對STI進行刻蝕而使開口變大，重復執行上述沉積和刻蝕操作，直至工藝結束。

3.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括去除STI的硬掩膜層上的SiO₂自然氧化層的子工藝，所述STI的硬掩膜層為Si₃N₄，

在所述子工藝中，利用所述的去除晶片上的二氧化硅的方法對STI的硬掩膜層表面上的SiO₂自然氧化層進行刻蝕，并控制所述SiO₂自然氧化層相對于STI HARP的刻蝕選擇比，以便快速去除所述SiO₂自然氧化層，且避免過度刻蝕STI HARP。

4.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括去除襯墊氧化層的子工藝，所述襯墊氧化層為采用加熱方式在襯底表面氧化形成SiO₂層，其為STI的硬掩膜層Si₃N₄的緩沖層，

在所述子工藝中，利用所述的去除晶片上的二氧化硅的方法對所述襯墊氧化層進行刻蝕，并控制所述襯墊氧化層相對于STI HARP的刻蝕選擇比，以便快速去除所述襯墊氧化層，且避免過度刻蝕STI HARP。

5.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括沉積鍺硅之前去除硅襯底上的SiO₂自然氧化層的子工藝，

在所述子工藝中，利用所述的去除晶片上的二氧化硅的方法對所述硅襯底上的SiO₂自然氧化層進行刻蝕，并控制所述SiO₂自然氧化層相對于多晶硅的刻蝕選擇比，以便快速去除所述SiO₂自然氧化層，且避免過度損傷Si襯底。

6.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括沉積硅化物之前去除襯底表面和多晶硅柵極表面的SiO₂自然氧化層的子工藝，

在所述子工藝中，利用所述的去除晶片上的二氧化硅的方法對所述襯底表面和多晶硅柵極表面的SiO₂自然氧化層進行刻蝕，并控制所述SiO₂自然氧化層相對于多晶硅的刻蝕選擇比，以便快速去除所述SiO₂自然氧化層，且避免過度損傷Si襯底。

7.根據權利要求1所述的集成電路的制造工藝，其特征在于，所述制造工藝包括2DNAND存儲器制造過程中的STI凹槽子工藝，所述NAND存儲器包括位于圖形密集區域內的浮置柵極和圖形密集區域STI HARP以及位于圖形稀疏區域內的控制開關柵極和圖形稀疏區域STI HARP，所述浮置柵極和所述控制開關柵極為多晶硅，所述圖形密集區域STI HARP和所述圖形稀疏區域STI HARP為二氧化硅，

在所述子工藝中，利用所述的去除晶片上的二氧化硅的方法對所述圖形密集區域STIHARP和所述圖形稀疏區域STI HARP進行刻蝕，并控制所述STI HARP相對于所述浮置柵極或者相對于所述控制開關柵極的刻蝕選擇比，以便快速去除所述STI HARP，且避免過度損傷所述浮置柵極和所述控制開關柵極。