[發(fā)明專利]半導體結構的制作方法

有效

• 申請?zhí)枺?/td>: 202110784653.3
• 申請日: 2021-07-12
• 公開（公告）號: CN113594085B
• 公開（公告）日: 2023-10-03
• 發(fā)明（設計）人: 吳潮
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/311;H01L21/3105
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 高天華;張穎玲

本申請實施例公開了一種半導體結構的制作方法，包括：在半導體襯底上進行圖形化刻蝕，形成凹陷區(qū)域；在襯底表面形成第一保護層；其中，所述襯底表面為所述凹陷區(qū)域以外未被刻蝕的區(qū)域表面；在所述凹陷區(qū)域內形成隔離結構；去除所述襯底表面的所述第一保護層。通過本申請實施例的方法，可以減少半導體結構制作過程中產生Divot的現象，提升產品性能。

技術領域

本申請實施例涉及半導體制造技術，涉及但不限于一種半導體結構的制作方法。

背景技術

在半導體器件的制造技術中，淺槽隔離(Shallow Trench Isolation，STI)技術被廣泛應用。STI結構通常在半導體襯底上沉積氮化硅，然后形成具有圖案的硬掩膜。通過在硬掩膜的遮擋區(qū)域以外刻蝕襯底形成溝槽，并在溝槽中填入氧化物形成隔離結構。然而，在外圍電路以及陣列區(qū)域等位置形成STI的過程中容易產生凹陷形狀的缺陷，稱為Divot(邊緣缺口)，進而造成產品失效或者產生漏電影響產品性能。

發(fā)明內容

有鑒于此，本申請實施例為解決現有技術中存在的至少一個問題而提供一種半導體結構的制作方法，包括：

在半導體襯底上進行圖形化刻蝕，形成凹陷區(qū)域；

在襯底表面形成第一保護層；其中，所述襯底表面為所述凹陷區(qū)域以外未被刻蝕的區(qū)域表面；

在所述凹陷區(qū)域內形成隔離結構；

去除所述襯底表面的所述第一保護層。

在一些實施例中，所述在所述襯底表面形成第一保護層，包括：

在所述凹陷區(qū)域內形成第二保護層；

通過所述第二保護層的隔離，在襯底表面進行氧化處理，形成所述第一保護層。

在一些實施例中，所述在所述凹陷區(qū)域內形成第二保護層，包括：

在所述圖形化刻蝕后的半導體襯底上形成掩膜層；

刻蝕所述掩膜層使所述襯底表面裸露，其中，保留的所述掩膜層為所述凹陷區(qū)域內的第二保護層。

在一些實施例中，所述刻蝕所述掩膜層使所述襯底表面裸露后，裸露的所述襯底表面高于保留的所述掩膜層的表面。

在一些實施例中，所述裸露的襯底表面相對于保留的所述掩膜層表面高度為0.1納米至5納米。

在一些實施例中，所述在襯底表面進行氧化處理，形成所述第一保護層，包括：

對所述襯底表面進行快速熱氧化RTO處理形成第一富氧層；或者

通過化學氣相沉積CVD在所述襯底表面沉積第二富氧層；其中，所述第一富氧層或所述第二富氧層為所述第一保護層。

在一些實施例中，所述在所述凹陷區(qū)域內形成隔離結構，包括：

在所述圖形化刻蝕后的半導體襯底上依次沉積第一氧化層、氮化硅層以及第二氧化層；其中，所述第二氧化層覆蓋所述襯底表面和所述凹陷區(qū)域；

通過第一清洗流程去除所述襯底表面上方的第一氧化層、第二氧化層以及氮化硅層，使所述襯底表面的第一保護層裸露；其中，所述凹陷區(qū)域內的所述第一氧化層、所述氮化硅層以及所述第二氧化層構成所述隔離結構。

在一些實施例中，所述去除所述襯底表面的所述第一保護層，包括：

通過第二清洗流程去除所述襯底表面的所述第一保護層。

在一些實施例中，所述第二清洗流程，包括：

使用弱酸溶液，對所述襯底表面進行清洗。

在一些實施例中，所述弱酸溶液，包括：