[發明專利]一種芯片的信號量測方法、裝置及相關組件

在審

• 申請號: 202110779554.6
• 申請日: 2021-07-09
• 公開（公告）號: CN113702801A
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 林正中
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/317;G01R31/3185
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張雪嬌

本申請公開了一種芯片的信號量測方法，芯片設有多工器，多工器的輸出端與芯片的測試腳位連接，多工器的多個輸入端用于一一對應接入芯片的多個待測信號，該信號量測方法包括：為每個待測信號分配獨立的標識信息；建立每個待測信號和接入該待測信號的輸入端的對應關系；生成包括當前待測信號的標識信息的選擇指令，以便多工器根據選擇指令和對應關系將當前待測信號輸出至測試腳位；對測試腳位輸出的當前待測信號進行量測。本申請能夠減少測試腳位對芯片的引腳的占用，在信號量測過程中，無需重新編譯代碼并更新芯片，信號量測效率高。本申請還公開了一種芯片的信號量測裝置、電子設備及計算機可讀存儲介質，具有以上有益效果。

技術領域

本申請涉及芯片測試領域，特別涉及一種芯片的信號量測方法、裝置及相關組件。

背景技術

現今的服務器中，采用CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件)芯片的設計越來越多，需要CPLD芯片實現的功能也隨之增加，基于此，CPLD芯片所需要的腳位跟內部邏輯容量的需求也相應增加。為滿足發展需要，可采用BGA(Ball GridArray Package，球柵陣列封裝)對CPLD芯片進行封裝，封裝后，由于CPLD芯片的腳位均處于芯片本體的下方，為便于對信號進行量測，通常都會預留幾根測試腳位，CPLD程序開發人員通過修改代碼的方式，將想要量測的信號指定輸出到預留的測試腳位，方便CPLD程序開發人員觀察信號的狀況是否符合預期，加快程序問題的修改處理。

現有技術中，基于BGA封裝的CPLD芯片的信號量測方案，需要通過代碼編譯實現，而該方式通常都是一對一信號的設計，假設CPLD程序開發人員要量測兩組信號，分別為A信號跟B信號，則需要分別設計兩種代碼，并將各個代碼編譯產生兩個燒錄文件，分別為A信號的燒錄文件A及B信號的燒錄文件，并分別更新到CPLD。具體的，當需要將A信號指定輸出到CPLD的測試腳位a時，需要更新燒錄文件A到CPLD，當需要將B信號指定輸出到該測試腳位a時，需要更新燒錄文件B到CPLD。采用現有技術中的方式，CPLD芯片內部的待測信號和測試腳位是一一對應的關系，如果需要檢測CPLD芯片內部的新的信號，就必須重新編譯代碼并更新CPLD，量測耗時較長，效率低。

因此，如何提供一種解決上述技術問題的方案是本領域技術人員目前需要解決的問題。

發明內容

本申請的目的是提供一種芯片的信號量測方法、裝置、電子設備及計算機可讀存儲介質，能夠減少測試腳位對芯片的引腳的占用，在信號量測過程中，無需重新編譯代碼并更新芯片，信號量測效率高。

為解決上述技術問題，本申請提供了一種芯片的信號量測方法，芯片設有多工器，所述多工器的輸出端與所述芯片的測試腳位連接，所述多工器的多個輸入端用于一一對應接入所述芯片的多個待測信號，該信號量測方法包括：

為每個所述待測信號分配獨立的標識信息；

建立每個所述待測信號和接入該待測信號的所述輸入端的對應關系；

生成包括當前待測信號的所述標識信息的選擇指令，以便所述多工器根據所述選擇指令和所述對應關系將當前待測信號輸出至所述測試腳位；

對所述測試腳位輸出的當前待測信號進行量測。

可選的，所述標識信息為基于I2C傳輸協議設定的標識信息。

可選的，所述生成包括當前待測信號的所述標識信息的選擇指令的過程包括：

通過BMC生成包括當前待測信號的所述標識信息的選擇指令。

可選的，該信號量測方法還包括：

預先確定所述芯片中的所有所述待測信號；

根據所有所述待測信號的數量設計所述多工器。

可選的，所述芯片為基于BGA封裝的芯片。