[發明專利]半導體裝置及其形成方法

有效

• 申請號: 202110778040.9
• 申請日: 2021-07-09
• 公開（公告）號: CN113437070B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 童宇誠;張欽福
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 陳敏;吳昊

本發明公開了一種半導體裝置及其形成方法，包含襯底、多條位線、多個第一觸點、第一間隙壁、第二間隙壁、多個第二觸點以及金屬硅化物層。位線設置于襯底上。第一觸點設置于襯底上并與位線分隔設置。第一間隙壁、第二間隙壁設置在各個位線以及第一觸點之間，并分別具有第一高度以及第二高度。第二觸點分別設置于第一觸點的上方，金屬硅化物層設置于第一觸點以及第二觸點之間，其中，金屬硅化物層的端面夾設于第二間隙壁以及第一間隙壁之間。本發明的半導體裝置可具有結構更為優化的插塞結構，可改善存儲節點與下方晶體管組件間的電性連接。

技術領域

本發明系關于一種半導體裝置及其形成方法，特別是一種半導體存儲裝置及其形成方法。

背景技術

隨著各種電子產品朝小型化發展之趨勢，半導體存儲裝置的設計也必須符合高積集度及高密度之要求。對于具備凹入式閘極結構之動態隨機存取存儲器(dynamic?randomaccess?memory,DRAM)而言，由于其可以在相同的半導體襯底內獲得更長的載子通道長度，以減少電容結構之漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面閘極結構的動態隨機存取記憶體。

一般來說，具備凹入式閘極結構的動態隨機存取存儲器是由數目龐大的存儲單元(memory?cell)聚集形成一陣列區，用來存儲信息，而每一存儲單元可由一晶體管組件與一電容器組件串聯組成，以接收來自于字線(word?line,WL)及位線(bit?line,BL)的電壓信息。因應產品需求，陣列區中的存儲單元密度須持續提升，造成相關制作工藝與設計上的困難度與復雜度不斷增加。因此，現有技術還待進一步改良以有效提升相關存儲裝置的效能及可靠度。

發明內容

本發明之一目的在于提供一種半導體裝置的形成方法，其是透過金屬硅化制作工藝于下觸點以及上觸點之間額外設置金屬硅化物層，使得所述金屬硅化物層可跨設在位線兩側的間隙壁之間。由此，本發明的形成方法可形成與襯底的接觸更為良好的插塞結構，構成結構更為優化的半導體裝置，以改善存儲節點插塞與下方晶體管組件之間的電性連接。

本發明之另一目的在于提供一種半導體裝置，其額外于下觸點以及上觸點之間設置金屬硅化物層，使得所述金屬硅化物層可跨設在位線兩側的間隙壁上。由此，本發明的半導體裝置可具有結構更為優化的插塞結構，可改善存儲節點插塞與下方晶體管組件之間的電性連接。

為達上述目的，本發明之一實施例提供一種半導體裝置的形成方法，其包含以下步驟。首先，提供襯底，于所述襯底上形成多條位線。接著，于所述襯底上形成多個第一觸點，所述位線以及所述第一觸點相互交替排列。然后，于所述襯底上形成第一間隙壁，位在各個所述位線以及所述第一觸點之間，所述第一間隙壁設置于所述襯底上并自所述襯底的頂面往上延伸出第一高度，并且，于所述第一間隙壁上形成第二間隙壁，位在所述第一間隙壁以及所述第一觸點之間，所述第二間隙壁設置于所述襯底上并自所述襯底的所述頂面往上延伸出第二高度，所述第一高度高于所述第二高度。后續，于所述第一觸點的上方分別形成多個第二觸點，并于所述襯底上形成金屬硅化物層，所述金屬硅化物層位于所述第一觸點以及所述第二觸點之間，其中，所述金屬硅化物層的端面夾設于所述第二間隙壁以及所述第一間隙壁之間。

為達上述目的，本發明之一實施例提供一種半導體裝置，其包含襯底、多條位線、多個第一觸點、第一間隙壁、第二間隙壁、多個第二觸點以及金屬硅化物層。所述位線設置于所述襯底上。所述第一觸點設置于所述襯底上并與所述位線分隔設置。所述第一間隙壁設置在各個所述位線以及所述第一觸點之間，所述第一間隙壁設置于所述襯底上并自所述襯底的頂面往上延伸出第一高度，并且，所述第二間隙壁設置在所述第一間隙壁以及所述第一觸點之間，所述第二間隙壁設置于所述襯底上并自所述襯底的所述頂面往上延伸出第二高度，其中，所述第一高度高于所述第二高度。所述第二觸點分別設置于所述第一觸點的上方。所述金屬硅化物層設置于所述第一觸點以及所述第二觸點之間，其中，所述金屬硅化物層的端面夾設于所述第二間隙壁以及所述第一間隙壁之間。

附圖說明

圖1至圖7為本發明第一實施例中半導體裝置的形成方法的步驟示意圖，其中：