[發(fā)明專利]半導(dǎo)體存儲器件

在審

• 申請?zhí)枺?/td>: 202110776606.4
• 申請日: 2021-07-09
• 公開（公告）號: CN113921529A
• 公開（公告）日: 2022-01-11
• 發(fā)明（設(shè)計(jì)）人: 李昭賢;文成洙;李載悳;朱益亨
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/1157;H01L27/11582
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 張波

一種半導(dǎo)體存儲器件包括：第一堆疊結(jié)構(gòu)，包括第一階梯部分；第二堆疊結(jié)構(gòu)，在第一堆疊結(jié)構(gòu)上并包括與第一階梯部分重疊的第二階梯部分；第一接觸插塞，穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)、電連接到第一堆疊結(jié)構(gòu)并且不電連接到第二堆疊結(jié)構(gòu)；以及第二接觸插塞，穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)、電連接到第二堆疊結(jié)構(gòu)并且不電連接到第一堆疊結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思總體上涉及半導(dǎo)體存儲器件。

背景技術(shù)

為了滿足消費(fèi)者對優(yōu)異性能和低廉價(jià)格的需求，期望增大半導(dǎo)體器件的集成密度。在半導(dǎo)體器件中，因?yàn)槠浼擅芏仁菦Q定產(chǎn)品價(jià)格的重要因素，所以特別需要增大的集成密度。在二維或平面半導(dǎo)體器件的情況下，因?yàn)槠浼擅芏戎饕蓡挝淮鎯卧紦?jù)的面積決定，所以它受到精細(xì)圖案形成技術(shù)的水平的極大影響。

然而，因?yàn)閳D案的小型化需要極其昂貴的設(shè)備，所以二維半導(dǎo)體器件的集成密度已經(jīng)增大，但是仍然受到限制。因此，已經(jīng)提出了具有三維布置的存儲單元的三維半導(dǎo)體存儲器件。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的實(shí)施方式提供具有相對減小的尺寸的半導(dǎo)體存儲器件。

本發(fā)明構(gòu)思的某些實(shí)施方式提供一種半導(dǎo)體存儲器件，其包括：在襯底上的第一堆疊結(jié)構(gòu)，第一堆疊結(jié)構(gòu)包括單元區(qū)域和在第一方向上延伸的第一階梯部分；在第一堆疊結(jié)構(gòu)上的第二堆疊結(jié)構(gòu)，第二堆疊結(jié)構(gòu)包括在第一方向上延伸的第二階梯部分，第二階梯部分在第二方向上與第一階梯部分至少部分地重疊；在第一階梯部分和第二階梯部分上的第一接觸插塞，第一接觸插塞穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)并在第二方向上延伸，其中第一接觸插塞電連接到第一堆疊結(jié)構(gòu)并且不電連接到第二堆疊結(jié)構(gòu)；以及在第一階梯部分和第二階梯部分上的第二接觸插塞，第二接觸插塞穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)并在第二方向上延伸，其中第二接觸插塞電連接到第二堆疊結(jié)構(gòu)并且不電連接到第一堆疊結(jié)構(gòu)。

本發(fā)明構(gòu)思的某些實(shí)施方式提供一種半導(dǎo)體存儲器件，其包括：在襯底上的第一堆疊結(jié)構(gòu)，第一堆疊結(jié)構(gòu)包括單元區(qū)域和在第一方向上延伸的第一階梯部分；在第一堆疊結(jié)構(gòu)上的第二堆疊結(jié)構(gòu)，第二堆疊結(jié)構(gòu)包括在第一方向上延伸的第二階梯部分，第二階梯部分在第二方向上與第一階梯部分至少部分地重疊；以及在第一階梯部分和第二階梯部分上的第一接觸插塞和第二接觸插塞，第一接觸插塞和第二接觸插塞穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)，其中第一堆疊結(jié)構(gòu)包括在第二方向上堆疊的第一電極墊，第二堆疊結(jié)構(gòu)包括在第二方向上堆疊的第二電極墊，第一電極墊中的一個圍繞第一接觸插塞的外表面，并且第二電極墊中的一個圍繞第二接觸插塞的外表面。

本發(fā)明構(gòu)思的某些實(shí)施方式提供一種半導(dǎo)體存儲器件，其包括外圍電路結(jié)構(gòu)和單元陣列結(jié)構(gòu)，外圍電路結(jié)構(gòu)包括外圍電路，單元陣列結(jié)構(gòu)包括：第一堆疊結(jié)構(gòu)，包括在第一方向上延伸的第一階梯部分；在第一堆疊結(jié)構(gòu)上的第二堆疊結(jié)構(gòu)，第二堆疊結(jié)構(gòu)包括在第一方向上延伸的第二階梯部分，第二階梯部分在第二方向上與第一階梯部分至少部分地重疊；以及在第一階梯部分和第二階梯部分上的第一接觸插塞和第二接觸插塞，第一接觸插塞和第二接觸插塞穿透第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)并連接到外圍電路，其中第一接觸插塞電連接到第一堆疊結(jié)構(gòu)并且不電連接到第二堆疊結(jié)構(gòu)，第二接觸插塞電連接到第二堆疊結(jié)構(gòu)并且不電連接到第一堆疊結(jié)構(gòu)，第一接觸插塞和第二接觸插塞在第一方向上交替地設(shè)置。

附圖說明

鑒于下文關(guān)于附圖描述的某些實(shí)施方式，本發(fā)明構(gòu)思的以上和其它的方面和特征將變得更加明顯，附圖中：

圖1是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的半導(dǎo)體存儲器件的框圖；

圖2是進(jìn)一步部分地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的半導(dǎo)體存儲器件的電路圖；

圖3是根據(jù)本發(fā)明構(gòu)思的實(shí)施方式的半導(dǎo)體存儲器件的布局(或俯視)圖；

圖4是沿著圖3的線A-A'截取的剖視圖；

圖5、圖6和圖7分別是圖4的部分S1的放大圖；