[發明專利]一種DFT測試裝置、測試系統及DFT測試方法

有效

• 申請號: 202110775080.8
• 申請日: 2021-07-09
• 公開（公告）號: CN113238143B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 李仲勛
• 申請（專利權）人: 成都愛旗科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

本發明公開一種DFT測試裝置、測試系統及DFT測試方法，涉及芯片測試技術領域，以解決采用增加測試向量數目，來解決損失測試覆蓋率的問題時，會導致測試效率降低的技術問題。DFT測試裝置包括：控制單元和時鐘門控單元。控制單元的輸入端與掃描使能信號端電連接，輸出端與時鐘門控單元的測試使能端電連接，時鐘門控單元的使能端與功能邏輯信號端電連接。移位階段，向控制單元提供第一信號，控制單元輸出第一控制信號控制時鐘門控單元打開。捕獲階段，向控制單元提供第二信號，控制單元輸出的第二控制信號和功能邏輯信號控制時鐘門控單元打開或關閉。測試系統包括上述技術方案所提的DFT測試裝置。本發明的DFT測試裝置用于芯片測試。

技術領域

本發明涉及芯片測試技術領域，尤其涉及一種DFT測試裝置、測試系統及DFT測試方法。

背景技術

隨著集成電路的高速發展，芯片集成度越來越高，導致邏輯規模和工作模式也越來越復雜，基于芯片級的可測試性設計(Design for test，縮寫為DFT)就越來越重要。

在現有的DFT測試方案中，業界對于時鐘門控（Clock Gating）的測試使能端（TestEnable，縮寫為TE）的處理比較簡單，會損失測試覆蓋率，存在漏測的風險。

目前，采用增加測試向量數目，來解決損失測試覆蓋率的問題。但增加測試向量數目，會導致測試效率降低。

發明內容

本發明的目的在于提供一種DFT測試裝置、測試系統及測試方法，用于芯片測試，以解決當采用增加測試向量數目，來解決損失測試覆蓋率的問題時，會導致測試效率降低的技術問題。

第一方面，本發明提供一種DFT測試裝置，用于對芯片的待測邏輯單元進行測試，包括：控制單元以及時鐘門控單元。控制單元的第一輸入端與掃描使能信號端電連接，控制單元的輸出端與時鐘門控單元的測試使能端電連接，時鐘門控單元的使能端與功能邏輯信號端電連接。在移位階段，第一輸入端向控制單元提供第一信號，控制單元輸出第一控制信號，在第一控制信號的控制下，時鐘門控單元打開。在捕獲階段，第一輸入端向控制單元提供第二信號，控制單元輸出第二控制信號，功能邏輯信號端向時鐘門控單元提供功能邏輯信號，在第二控制信號和功能邏輯信號的控制下，時鐘門控單元打開或關閉。

與現有技術相比，本發明提供的DFT測試裝置中，控制單元的第一輸入端與掃描使能信號端電連接，控制單元的輸出端與時鐘門控單元的測試使能端電連接，時鐘門控單元的使能端與功能邏輯信號端電連接。基于此，在移位階段，控制單元的第一輸入端向控制單元提供第一信號，從而控制時鐘單元打開，為后續的待測邏輯單元提供時鐘信號。在捕獲階段，控制單元的第一輸入端向控制單元提供第二信號。此時，控制單元輸出第二控制信號至時鐘門控單元，功能邏輯信號端向時鐘門控單元提供功能邏輯信號。在第二控制信號和功能邏輯信號的控制下，時鐘門控單元打開或關閉，以實現對待測邏輯單元的測試。相對于現有技術，本發明在不增加測試向量數目的情況下，解決了現有技術中損失測試覆蓋率的問題。因此，不會導致測試效率降低的問題。

第二方面，本發明還提供一種測試系統，包括上述DFT測試裝置。

與現有技術相比，本發明提供的測試系統的有益效果與上述技術方案所述DFT測試裝置的有益效果相同，此處不做贅述。

第三方面，本發明還提供一種DFT測試方法，應用于上述的DFT測試裝置，該DFT測試方法包括：在移位階段，控制第一輸入端向控制單元提供第一信號，控制控制單元輸出第一控制信號，在第一控制信號的控制下，時鐘門控單元打開。在捕獲階段，控制第一輸入端向控制單元提供第二信號，控制控制單元輸出第二控制信號，控制功能邏輯信號端向時鐘門控單元提供功能邏輯信號，在第二控制信號和功能邏輯信號的控制下，時鐘門控單元打開或關閉。

與現有技術相比，本發明提供的DFT測試方法的有益效果與上述技術方案所述DFT測試裝置的有益效果相同，此處不做贅述。

附圖說明