[發明專利]一種面向異構眾核處理器的芯片測試方法及裝置

在審

• 申請號: 202110772402.3
• 申請日: 2021-07-08
• 公開（公告）號: CN113391970A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 菅陸田;李峰;曹偉;朱巍;寧永波
• 申請（專利權）人: 無錫江南計算技術研究所
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/26
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 裴金華

1.一種面向異構眾核處理器的芯片測試方法，其特征在于，所述方法包括：

識別待測異構眾核處理器中的各控制核心和各運算核組，每個所述運算核組包括若干個運算核心；

在各所述控制核心中裝載相同的控制核心測試向量，并在各所述運算核心中裝載相同的運算核心測試向量；

獲取所述待測異構眾核處理器的設計頻率，基于所述設計頻率在測試環境中對所述控制核心測試向量與運算核心測試向量進行并行測試；

基于兩兩比較所述運算核心測試向量的第一運算結果得到所述運算核心測試向量的第一測試結果，并基于所述控制核心測試向量的第二運算結果得到所述控制核心測試向量的第二測試結果后，合并所述第一測試結果與第二測試結果，得到最終測試結果。

2.根據權利要求1所述的方法，其特征在于，所述控制核心和所述運算核組的數量相同。

3.根據權利要求1所述的方法，其特征在于，所述在各所述控制核心中裝載相同的控制核心測試向量，并在各所述運算核心中裝載相同的運算核心測試向量，包括：

基于廣播式數據傳輸方式，通過低頻串口向各所述控制核心中裝載相同的控制核心測試向量，并在各所述運算核心中裝載相同的運算核心測試向量。

4.根據權利要求1所述的方法，其特征在于，所述獲取所述待測異構眾核處理器的設計頻率，基于所述設計頻率在測試環境中對所述控制核心測試向量與運算核心測試向量進行并行測試，包括：

獲取所述待測異構眾核處理器的設計頻率，根據預設拉偏幅度對所述設計頻率進行拉偏，得到頻率拉偏范圍；

將所述頻率拉偏范圍劃分為若干段，將各段設置為不同測試頻率等級；

根據各所述測試頻率等級，在測試環境中分別對所述控制核心測試向量與運算核心測試向量進行并行測試。

5.根據權利要求1所述的方法，其特征在于，所述基于兩兩比較所述運算核心測試向量的第一運算結果得到所述運算核心測試向量的第一測試結果，包括：

獲取每個所述運算核心的預設坐標號，基于所述預設坐標號確定所述運算核心所處坐標區域；

確定各所述坐標區域對應的運算結果傾向，從運算結果傾向表征為成功和運算結果傾向表征為失敗的所述坐標區域中分別選取一運算核心測試向量進行兩兩比較；

基于兩兩比較所述運算核心測試向量的第一運算結果得到所述運算核心測試向量的第一測試結果。

6.根據權利要求1所述的方法，其特征在于，所述合并所述第一測試結果與第二測試結果，得到最終測試結果，包括：

通過比特向量的形式合并所述第一測試結果與第二測試結果，得到最終測試結果；

將所述最終測試結果傳輸至可讀取區域。

7.根據權利要求6所述的方法，其特征在于，所述方法還包括：

基于所述比特向量確定所述最終測試結果中發生錯誤結果的向量節點；

獲取所述向量節點對應的預設值，基于所述預設值替換所述向量節點的錯誤結果。

8.一種面向異構眾核處理器的芯片測試裝置，其特征在于，所述裝置包括：

識別模塊，用于識別待測異構眾核處理器中的各控制核心和各運算核組，每個所述運算核組包括若干個運算核心；

裝載模塊，用于在各所述控制核心中裝載相同的控制核心測試向量，并在各所述運算核心中裝載相同的運算核心測試向量；

獲取模塊，用于獲取所述待測異構眾核處理器的設計頻率，基于所述設計頻率在測試環境中對所述控制核心測試向量與運算核心測試向量進行并行測試；

比較模塊，用于基于兩兩比較所述運算核心測試向量的第一運算結果得到所述運算核心測試向量的第一測試結果，并基于所述控制核心測試向量的第二運算結果得到所述控制核心測試向量的第二測試結果后，合并所述第一測試結果與第二測試結果，得到最終測試結果。

9.一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其特征在于，所述處理器執行所述計算機程序時實現如權利要求1-7任一項所述方法的步驟。

10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現如權利要求1-7任一項所述方法的步驟。