[發明專利]一種真隨機數發生器及芯片

有效

• 申請號: 202110769799.0
• 申請日: 2021-07-07
• 公開（公告）號: CN113377337B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 張洪柳;丁雷
• 申請（專利權）人: 山東方寸微電子科技有限公司;青島方寸微電子科技有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 張慶騫

本發明屬于信息安全芯片領域，提供了一種真隨機數發生器及芯片。其中，該真隨機數發生器包括多個反相器鏈通道、寄存器和異或元件；每個反相器鏈通道用于產生一個真隨機數熵源；所述寄存器串聯在每個反相器鏈通道上，用于同步各個真隨機數熵源；所述異或元件用于將同步后的真隨機數熵源混合后輸出真隨機數；在所述反相器鏈通道中，任意兩個反相器之間串聯一個開關電容組件，開關電容組件的開啟順序決定單個反相鏈器鏈通道形成環形振蕩器的延遲時間。

技術領域

本發明屬于信息安全芯片領域，尤其涉及一種真隨機數發生器及芯片。

背景技術

本部分的陳述僅僅是提供了與本發明相關的背景技術信息，不必然構成在先技術。

據密碼學原理，隨機數的隨機性檢驗可以分為三個標準：1)統計學偽隨機性；2)密碼學安全偽隨機性；3)真隨機性。偽隨機數容易被攻破，傳統電路沒有給出一種有效的并且靈活的增加延遲環形振蕩器延遲方法，而且真隨機數TRNG產生電路也存在不統一、靈活性差且不可調控的問題。

發明內容

為了解決上述背景技術中存在的技術問題，本發明的第一個方面提供一種真隨機數發生器，其可以應用于密碼學加密，更加靈活、可控、統一及有效的產生真正的隨機數發生器，以實現隨機數發生器的延遲動態可調且通道數可裁剪。

為了實現上述目的，本發明采用如下技術方案：

一種真隨機數發生器，其包括多個反相器鏈通道、寄存器和異或元件；每個反相器鏈通道用于產生一個真隨機數熵源；所述寄存器串聯在每個反相器鏈通道上，用于同步各個真隨機數熵源；所述異或元件用于將同步后的真隨機數熵源混合后輸出真隨機數；

在所述反相器鏈通道中，任意兩個反相器之間串聯一個開關電容組件，開關電容組件的開啟順序決定單個反相鏈器鏈通道形成環形振蕩器的延遲時間。

進一步地，在所述反相器鏈通道中，反相器為動態CMOS反相器，以通過動態時鐘來控制單個反相鏈器鏈通道的禁止或打開，以實現裁剪反相器鏈通道數目的目的。

進一步地，所述動態CMOS反相器由上拉網絡電路和下拉網絡電路構成，所述上拉網絡電路和下拉網絡電路分別通對應時鐘控制通斷。

進一步地，當上拉網絡電路的時鐘信號輸入為低電平時，預充上拉網絡電路并根據上拉網絡電路的輸入進入預充階段。

進一步地，當下拉網絡電路的時鐘信號輸入為高電平時，計算下拉網絡電路并根據下拉網絡電路的輸入進入計算階段。

進一步地，當上拉網絡電路的時鐘信號輸入為高電平，且下拉網絡電路的時鐘信號輸入為低電平時，當前級反相器輸出高阻態，以斷開下一級反相器。

進一步地，所述開關電容組件由電容元件和開關元件構成。

進一步地，所述開關元件的數量為兩個，分別為第一開關元件和第二開關元件；所述第一開關元件串聯在兩個反相器之間。

進一步地，所述電容元件一端接地，另一端與第二開關元件的固定端子相連，所述第二開關的活動端子用于在第一反相器的輸出端和第二個反相器的輸入端之間切換。

本發明的第二個方面提供一種芯片，其包括如上述所述的真隨機數發生器。

與現有技術相比，本發明的有益效果是：

(1)本發明在反相器鏈通道中的任意兩個反相器之間串聯一個開關電容組件，通過控制開關電容組件的開啟順序來調節單個反相鏈器鏈通道形成環形振蕩器的延遲時間，從而實現真隨機數發生器的延遲時間可調。