[發(fā)明專(zhuān)利]一種真隨機(jī)數(shù)發(fā)生器及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202110769799.0
• 申請(qǐng)日: 2021-07-07
• 公開(kāi)（公告）號(hào): CN113377337B
• 公開(kāi)（公告）日: 2022-11-04
• 發(fā)明（設(shè)計(jì)）人: 張洪柳;丁雷
• 申請(qǐng)（專(zhuān)利權(quán)）人: 山東方寸微電子科技有限公司;青島方寸微電子科技有限公司
• 主分類(lèi)號(hào): G06F7/58
• 分類(lèi)號(hào): G06F7/58
• 代理公司: 濟(jì)南圣達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 37221
• 代理人: 張慶騫

1.一種真隨機(jī)數(shù)發(fā)生器，其特征在于，包括多個(gè)反相器鏈通道、寄存器和異或元件；每個(gè)反相器鏈通道用于產(chǎn)生一個(gè)真隨機(jī)數(shù)熵源；所述寄存器串聯(lián)在每個(gè)反相器鏈通道上，用于同步各個(gè)真隨機(jī)數(shù)熵源；所述異或元件用于將同步后的真隨機(jī)數(shù)熵源混合后輸出真隨機(jī)數(shù)；

在所述反相器鏈通道中，任意兩個(gè)反相器之間串聯(lián)一個(gè)開(kāi)關(guān)電容組件，開(kāi)關(guān)電容組件的開(kāi)啟順序決定單個(gè)反相鏈器鏈通道形成環(huán)形振蕩器的延遲時(shí)間；

在所述反相器鏈通道中，反相器為動(dòng)態(tài)CMOS反相器，以通過(guò)動(dòng)態(tài)時(shí)鐘來(lái)控制單個(gè)反相鏈器鏈通道的禁止或打開(kāi)，以實(shí)現(xiàn)裁剪反相器鏈通道數(shù)目的目的；

所述動(dòng)態(tài)CMOS反相器由上拉網(wǎng)絡(luò)電路和下拉網(wǎng)絡(luò)電路構(gòu)成，所述上拉網(wǎng)絡(luò)電路和下拉網(wǎng)絡(luò)電路分別通對(duì)應(yīng)時(shí)鐘控制通斷。

2.如權(quán)利要求1所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，當(dāng)上拉網(wǎng)絡(luò)電路的時(shí)鐘信號(hào)輸入為低電平時(shí)，預(yù)充上拉網(wǎng)絡(luò)電路并根據(jù)上拉網(wǎng)絡(luò)電路的輸入進(jìn)入預(yù)充階段。

3.如權(quán)利要求1所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，當(dāng)下拉網(wǎng)絡(luò)電路的時(shí)鐘信號(hào)輸入為高電平時(shí)，計(jì)算下拉網(wǎng)絡(luò)電路并根據(jù)下拉網(wǎng)絡(luò)電路的輸入進(jìn)入計(jì)算階段。

4.如權(quán)利要求1所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，當(dāng)上拉網(wǎng)絡(luò)電路的時(shí)鐘信號(hào)輸入為高電平，且下拉網(wǎng)絡(luò)電路的時(shí)鐘信號(hào)輸入為低電平時(shí)，當(dāng)前級(jí)反相器輸出高阻態(tài)，以斷開(kāi)下一級(jí)反相器。

5.如權(quán)利要求1所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，所述開(kāi)關(guān)電容組件由電容元件和開(kāi)關(guān)元件構(gòu)成。

6.如權(quán)利要求5所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，所述開(kāi)關(guān)元件的數(shù)量為兩個(gè)，分別為第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件；所述第一開(kāi)關(guān)元件串聯(lián)在兩個(gè)反相器之間。

7.如權(quán)利要求6所述的真隨機(jī)數(shù)發(fā)生器，其特征在于，所述電容元件一端接地，另一端與第二開(kāi)關(guān)元件的固定端子相連，所述第二開(kāi)關(guān)的活動(dòng)端子用于在第一反相器的輸出端和第二個(gè)反相器的輸入端之間切換。

8.一種芯片，其特征在于，包括如權(quán)利要求1-7中任一項(xiàng)所述的真隨機(jī)數(shù)發(fā)生器。