[發明專利]用于半導體裸片邊緣防護和半導體裸片分離的方法

在審

• 申請號: 202110766498.2
• 申請日: 2021-07-07
• 公開（公告）號: CN113921467A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: B·P·沃茲;A·M·貝利斯
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L21/683;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及一種用于半導體裸片邊緣防護及半導體裸片分離的方法。此外，經公開方法提供在不使用切割技術的情況下使所述半導體裸片分離。在一個實施例中，多個溝槽可形成于包含多個半導體裸片的襯底的前側上。個別溝槽可對應于所述襯底的劃線，其中每一溝槽包含大于所述半導體裸片的最終厚度的深度。在用粘合材料填充所述溝槽之前，介電層可形成于所述溝槽的側壁上，進而保護所述半導體裸片的所述邊緣。隨后，可從后側薄化所述襯底，使得可從所述后側暴露所述溝槽中的所述粘合材料。可去除所述粘合材料，以分割來自所述襯底的所述多個半導體裸片中的個別半導體裸片。

技術領域

本公開大體上涉及半導體裸片組合件，且更確切地說，涉及半導體裸片邊緣防護和半導體裸片分離。

背景技術

半導體封裝通常包含安裝在襯底上、經圍封在保護性覆蓋物中的一或多個半導體裸片(例如存儲器芯片、微處理器芯片、成像器芯片)。半導體裸片可包含功能特征，例如存儲器單元、處理器電路或成像器裝置，以及電連接到所述功能特征的結合襯墊。結合襯墊可電連接到襯底的對應導電結構，所述導電結構可耦合到保護性覆蓋物外部的端子以使得半導體裸片可連接到較高層級電路系統。

在一些半導體封裝中，兩個或多于兩個半導體裸片可堆疊在彼此的頂部上，以縮減半導體封裝(其可被稱作多芯片封裝)的覆蓋面積。堆疊式半導體裸片可包含三維互連件(例如硅穿孔(TSV))，以在半導體裸片之間路由電信號。半導體裸片可經薄化以縮減此類半導體封裝之總厚度，以及減少與形成穿過堆疊式半導體裸片的三維互連件相關的問題。通常，載體晶片附接到其上制造有半導體裸片的襯底(例如晶片)的前側，使得襯底可從其后側薄化。此外，襯底可經切割以在附接到安裝膠帶的薄片的粘合層時分割個別半導體裸片。然而，切割步驟往往會產生顆粒，從而導致良率損失。此外，利用刀片的切割步驟可與包含于半導體裸片中的新先進材料不兼容。

發明內容

本申請案的一方面涉及一種方法，其包括：在包含多個半導體裸片的襯底的前側上形成多個溝槽，其中多個溝槽中的個別溝槽對應于襯底的劃線；用粘合材料填充多個溝槽中的每一個；從襯底的后側薄化襯底；及去除粘合材料以分割多個半導體裸片中的個別半導體裸片。

本申請案的另一方面涉及一種方法，其包括：在包含多個半導體裸片的半導體襯底的前側上形成多個溝槽，多個溝槽中的每一溝槽具有大于個別半導體裸片的最終厚度的深度；在多個溝槽的側壁上形成第一介電層；用涂布半導體襯底的前側的粘合材料填充多個溝槽中的每一個；將半導體襯底從半導體襯底的后側薄化到最終厚度；及去除粘合材料以分割個別半導體裸片。

本申請案的又一方面涉及一種半導體裝置，其包括：集成電路，其形成于半導體襯底的前側上；半導體襯底的側壁上的第一介電層；及半導體襯底的與前側相對的后側上的第二介電層，所述第二介電層與所述第一介電層不連續。

附圖說明

參照附圖可以更好地理解本發明技術的許多方面。附圖中的組件不一定按比例。相反，重點放在清楚地說明本發明技術的原理和整體特征上。

圖1A到1L說明根據本發明技術的一實施例的保護半導體裸片邊緣和使半導體裸片分離的實例工藝。

圖2和3為根據本發明技術的實施例的說明保護半導體裸片邊緣和使半導體裸片分離的方法的流程圖。

具體實施方式

下文描述用于保護半導體裝置組合件的半導體裸片的邊緣(和/或后側)和使半導體裸片分離的若干實施例的具體細節，和相關聯方法。保護如本文中所描述的半導體裸片的邊緣的方案可不僅提供圍繞半導體裸片的邊緣(和后側)的鈍化層，并且還提供相比于常規的切割技術適合于集成新的材料和/或部署先進的封裝技術的替代的裸片分離技術。舉例來說，圍繞半導體裸片的邊緣的鈍化層可縮減在邊緣處的裂痕(或剝落)或縮減此類裂痕向內朝向半導體裸片的集成電路和/或各種組件的傳播。另外，鈍化層可包含擴散障壁(例如氮化物層)以阻止污染物(例如，例如銅的金屬原子)擴散通過半導體裸片的硅襯底，這可造成某些可靠性問題。