[發(fā)明專利]用于半導體裸片邊緣防護和半導體裸片分離的方法

在審

• 申請?zhí)枺?/td>: 202110766498.2
• 申請日: 2021-07-07
• 公開（公告）號: CN113921467A
• 公開（公告）日: 2022-01-11
• 發(fā)明（設計）人: B·P·沃茲;A·M·貝利斯
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L21/683;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種方法，其包括：

在包含多個半導體裸片的襯底的前側上形成多個溝槽，其中所述多個溝槽中的個別溝槽對應于所述襯底的劃線；

用粘合材料填充所述多個溝槽中的每一個；

從所述襯底的后側薄化所述襯底；及

去除所述粘合材料以分割所述多個半導體裸片中的個別半導體裸片。

2.根據權利要求1所述的方法，其中形成所述多個溝槽包含對所述襯底的所述前側執(zhí)行蝕刻工藝。

3.根據權利要求1所述的方法，其中所述多個溝槽中的每一溝槽包含大于經分割的個別半導體裸片的厚度的深度。

4.根據權利要求1所述的方法，其進一步包括：

在用所述粘合材料填充所述多個溝槽中的每一個之前，在所述多個溝槽的側壁上形成第一介電層。

5.根據權利要求1所述的方法，其進一步包括：

在從所述后側薄化所述襯底之前使用所述襯底的所述前側上的所述粘合材料將載體襯底附接到所述襯底。

6.根據權利要求1所述的方法，其中從所述后側薄化所述襯底包含從所述襯底的所述后側暴露所述多個溝槽中的每一個中的所述粘合材料。

7.根據權利要求1所述的方法，其進一步包括：

在從所述后側薄化所述襯底之后，在所述襯底的所述后側上形成第二介電層；及

去除所述第二介電層的至少一部分以暴露所述多個溝槽中的每一個中的所述粘合材料。

8.根據權利要求7所述的方法，其中去除所述第二介電層的至少所述部分還暴露所述多個半導體裸片的一或多個硅穿孔TSV。

9.根據權利要求7所述的方法，其進一步包括：

在去除所述粘合材料之前，將薄膜框架片附接到保持在所述襯底的所述后側上的所述第二介電層。

10.一種方法，其包括：

在包含多個半導體裸片的半導體襯底的前側上形成多個溝槽，所述多個溝槽中的每一溝槽具有大于個別半導體裸片的最終厚度的深度；

在所述多個溝槽的側壁上形成第一介電層；

用涂布所述半導體襯底的所述前側的粘合材料填充所述多個溝槽中的每一個；

將所述半導體襯底從所述半導體襯底的后側薄化到所述最終厚度；及

去除所述粘合材料以分割所述個別半導體裸片。

11.根據權利要求10所述的方法，其中在所述側壁上形成所述第一介電層進一步包括：

在所述半導體襯底的包含所述多個溝槽的所述前側上形成所述第一介電層；

對所述半導體襯底的所述前側執(zhí)行蝕刻工藝，以從所述半導體襯底的所述前側及從所述多個溝槽中的個別溝槽的底部去除所述第一介電層。

12.根據權利要求10所述的方法，其進一步包括：

在薄化所述半導體襯底之前使用所述半導體襯底的所述前側上的所述粘合材料將載體襯底附接到所述半導體襯底。

13.根據權利要求10所述的方法，其中從所述后側薄化所述半導體襯底進一步包括：

在不暴露所述溝槽中的所述粘合材料的情況下，使用第一工藝從所述后側去除所述半導體襯底的第一部分；及

在去除所述第一部分之后，使用第二工藝從所述后側去除所述半導體襯底的第二部分，以由于去除所述半導體襯底的所述第二部分而暴露所述溝槽中的所述粘合材料。

14.根據權利要求13所述的方法，其中所述第二工藝經配置成以第一去除速率來去除所述半導體襯底，且以小于所述第一去除速率的第二去除速率來去除所述粘合材料。

15.根據權利要求13所述的方法，其中在去除所述第二部分之后，所述半導體襯底的所述后側相對于經暴露粘合材料凹陷。