[發明專利]封裝襯底及用于制造封裝襯底的方法

在審

• 申請號: 202110759923.5
• 申請日: 2021-07-06
• 公開（公告）號: CN114284156A
• 公開（公告）日: 2022-04-05
• 發明（設計）人: 許武州;田興國;李志成;陳敏堯
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/498;H01L23/544
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

提供一種封裝襯底及其制造方法。所述封裝襯底包含襯底及電子組件。所述襯底包含空腔。所述電子組件安置于所述空腔中。所述電子組件包含第一區域及第二區域，及所述第一區域的光學識別率不同于所述第二區域的光學識別率。

技術領域

本公開涉及一種封裝襯底及所述封裝襯底的制造方法，且更確切地說，涉及一種具有嵌入式電子組件的封裝襯底及所述封裝襯底的制造方法。

背景技術

由于多功能及高性能已經成為例如智能電話的消費電子及通信產品的典型要求，因此預期電子裝置封裝具有優良的電氣性能、低功耗及大量I/O端口。為了實現多功能及高性能，電子裝置封裝配備有更多有源組件及無源組件。然而，有源組件及無源組件增加電子裝置封裝的整體厚度。因此，需要開發一種具有薄厚度、多功能、高性能及低功耗的封裝襯底，以滿足消費者電子及通信產品的緊湊性要求。

發明內容

本公開的一個方面涉及一種處理電子組件的方法。在一些實施例中，所述方法包含以下操作。提供一種臨時襯底。臨時襯底包含空腔及在臨時襯底的第一表面上的基準標記(fiducial mark)。電子組件安置于臨時襯底的空腔中。第一鈍化層形成于空腔中及覆蓋電子組件的第一表面。使用臨時襯底的基準標記確定參考對準標記(reference alignmentmark)在第一鈍化層中的位置，及參考對準標記形成于第一鈍化層中。

本公開的另一方面涉及一種制造封裝襯底的方法。在一些實施例中，所述方法包含以下操作。提供一種包含參考對準標記的至少一個電子組件。電子組件安置于襯底的空腔中，及通過將電子組件的參考對準標記與襯底對準來確定電子組件在空腔中的位置。第一介電層形成于空腔中及覆蓋電子組件的第一表面。多個第一穿孔形成于第一介電層中以部分地暴露電子組件的導線。多個第一導電跡線形成于第一穿孔中，以電連接通過第一穿孔暴露的導線。

本公開的另一方面涉及一種封裝襯底。在一些實施例中，封裝襯底包含襯底及電子組件。襯底包含空腔。電子組件安置于空腔中。電子組件包含第一區域及第二區域，及第一區域的光學識別率(optical recognition rate)不同于第二區域的光學識別率。

附圖說明

當結合附圖閱讀時，根據以下詳細描述容易地理解本公開的一些實施例的各方面。各種結構可能未按比例繪制，且出于論述的清楚起見，各種結構的尺寸可任意增大或減小。

圖1是根據本公開的一些實施例的封裝襯底的示意性俯視圖。

圖1A是沿著圖1的線1A-1A'截取的封裝襯底的截面圖。

圖1B是沿著圖1的線1B-1B'截取的封裝襯底的截面圖。

圖1C是圖1的區域“A”的放大圖。

圖1D是圖1的區域“B”的放大圖。

圖2是根據本公開的一些實施例的封裝襯底的示意性俯視圖。

圖3A、圖3B、圖3B1、圖3C、圖3D、圖3E、圖3F、圖3F1、圖3G及圖3H說明根據本公開的一些實施例的處理電子組件的操作。

圖4A、圖4B、圖4C、圖4D、圖4E及圖4F說明根據本公開的一些實施例的制造封裝襯底的操作。

具體實施方式

以下公開內容提供用于實施所提供的主題的不同特征的許多不同實施例或實例。下文描述組件及布置的具體實例以解釋本公開的某些方面。當然，這些組件及布置僅為實例且并不意欲進行限制。舉例來說，在以下描述中，第一特征在第二特征上方或在第二特征上形成可包含第一特征及第二特征直接接觸地形成或安置的實施例，且還可包含附加特征在第一特征與第二特征之間形成或安置，使得第一特征及第二特征可不直接接觸的實施例。另外，本公開可在各種實例中重復參考標號及/或字母。這種重復是出于簡化及清楚的目的且本身并不規定所論述的各種實施例及/或配置之間的關系。