[發(fā)明專利]一種適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平移位電路

有效

• 申請?zhí)枺?/td>: 202110757219.6
• 申請日: 2021-07-05
• 公開（公告）號: CN113472185B
• 公開（公告）日: 2022-04-22
• 發(fā)明（設(shè)計(jì)）人: 明鑫;劉媛媛;宮新策;吳之久;林治屹;王卓;張波
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/088
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 孫一峰

本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體是涉及一種適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平移位電路。本發(fā)明的方案特點(diǎn)是采用由MP1和MP6組成的latch電路和二極管對相應(yīng)電源軌的放電實(shí)現(xiàn)高CMTI能力，通過電流模加電流比較的形式實(shí)現(xiàn)電壓信號在不同電壓域的高速轉(zhuǎn)換，實(shí)現(xiàn)了適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平位移電路，此電路通過調(diào)整傳統(tǒng)電平位移電路的結(jié)構(gòu)實(shí)現(xiàn)了200V/ns的抗dV/dt能力和高速傳輸信號的能力，并通過鎖存器電路提高輸出信號的可靠性。

技術(shù)領(lǐng)域

本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體是涉及一種適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平移位電路。

背景技術(shù)

隨著高壓GaN半橋柵驅(qū)動的發(fā)展，對于橋接半橋系統(tǒng)浮動電壓域和低電壓域的電平位移電路提出了更高的要求。電平位移電路將低電壓域的輸入信號IN轉(zhuǎn)至浮動電壓域輸出控制高側(cè)功率管的開啟。其速度，CMTI(Common-Mode-Transient-Immunity)能力均影響半橋柵驅(qū)動系統(tǒng)的性能。傳統(tǒng)電平位移電路以電阻為負(fù)載，如圖1所示，其速度受到低頻極點(diǎn)p₁的影響，無法適用于高速系統(tǒng)。當(dāng)浮動電壓域快速抬升或降低時，由于大電容C_X的影響(以左支路為例)，輸出節(jié)點(diǎn)無法快速跟上電源軌的變化從而輸出錯誤的邏輯信號使后級邏輯混亂。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明提出了一種適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平移位電路。

本發(fā)明的技術(shù)方案為：

一種適用于高壓GaN半橋柵驅(qū)動系統(tǒng)的電平移位電路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一二極管D1、第二二極管D2、第三二極管D3、第四二極管D4、第一NLDMOS管MNH1和第二NLDMOS管MNH2；

第一PMOS管MP1的源極通過第一電阻R1后接浮動電源軌電壓，第一PMOS管MP1的柵極通過第二電阻R2后接浮動電源軌電壓；第二NMOS管MN2的漏極接第一PMOS管MP1的漏極，第二NMOS管MN2的柵極和漏極互連，其源極接浮動電源軌地；

第一NLDMOS管MNH1的漏極接第一PMOS管MP1的源極，第一NLDMOS管MNH1的柵極接電源，第一NMOS管MN1的漏極接第一NLDMOS管MNH1的源極，第一NMOS管MN1的柵極接第一外部控制信號，第一NMOS管MN1的源極接地；

第一NLDMOS管MNH1漏極與第一PMOS管MP1源極接第一二極管D1的正極和第二二極管D2的負(fù)極，第一二極管D1的負(fù)極接浮動電源軌電壓，第二二極管D2的正極接浮動電源軌地；

第二PMOS管MP2的源極接浮動電源軌電壓，其柵極與漏極互連，第三NMOS管MN3的漏極接第二PMOS管MP2的漏極，第三NMOS管MN3的柵極接第一PMOS管MP1的漏極，第三NMOS管MN3的源極接浮動電源軌地；

第三PMOS管MP3的源極接浮動電源軌電源，其柵極接第二PMOS管MP2的漏極，第三PMOS管MP3的漏極通過第三電阻R3后接浮動電源軌地；第四NMOS管MN4的漏極接第三PMOS管MP3的漏極，第四NMOS管MN4的柵極接第六PMOS管MP6的漏極；第三PMOS管漏極、第四PMOS管漏極與第三電阻R3的連接點(diǎn)為第一輸出端；

第四PMOS管MP4的源極接浮動電源軌電源，其柵極接第五PMOS管MP5的漏極，第四PMOS管MP4的漏極通過第四電阻R4后接地；第五NMOS管MN5的漏極接第四PMOS管MP4的漏極，第五NMOS管MN5的柵極接第一PMOS管MP1的漏極；第四PMOS管MP4漏極、第五NMOS管MN5漏極與第四電阻R4的連接點(diǎn)為第二輸出端；