[發明專利]半導體結構及其制備方法

有效

• 申請號: 202110750624.5
• 申請日: 2021-07-01
• 公開（公告）號: CN113471149B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 孔忠;洪海涵
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00;H01L21/768;H01L23/48
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 郭鳳杰

1.一種半導體結構的制備方法，其特征在于，包括：

提供基底；

在所述基底內形成多個間隔排布的接觸孔；

在所述接觸孔內形成接觸材料層；

在所述接觸材料層和所述基底上形成位線材料層；

去除部分所述位線材料層和部分所述接觸材料層，以形成位線結構,所述位線結構包括剩余的所述位線材料層構成的位線層以及剩余的所述接觸材料層構成的接觸層，所述接觸層位于所述接觸孔內，所述位線層跨越所述接觸孔以及所述接觸孔外的所述基底。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述在所述基底上形成多個間隔排布的接觸孔，包括：

在所述基底上形成介質材料層；

在所述介質材料層上形成第一圖形化掩膜層；

基于第一圖形化掩膜層，對所述介質材料層和所述基底進行刻蝕，去除部分所述介質材料層和部分所述基底，形成所述接觸孔。

3.根據權利要求2所述的半導體結構的制備方法，其特征在于，所述在所述接觸孔內形成接觸材料層之前，包括：

去除保留的所述介質材料層。

4.根據權利要求3所述的半導體結構的制備方法，其特征在于，所述去除部分所述位線材料層和部分所述接觸材料層，以形成位線結構包括：

在所述位線材料層上形成第二圖形化掩膜層；

基于第二圖形化掩膜層，對所述位線材料層和所述接觸材料層進行刻蝕，去除部分所述位線材料層和部分所述接觸材料層，以形成所述位線結構。

5.根據權利要求1所述的半導體結構的制備方法，其特征在于，

所述基底具有相鄰的陣列區域和外圍區域，所述在所述基底上形成多個間隔排布的接觸孔，包括：

在所述基底上形成外圍功能材料層；

去除所述陣列區域的所述外圍功能材料層；

在所述陣列區域的基底上形成所述接觸孔。

6.根據權利要求5所述的半導體結構的制備方法，其特征在于，所述外圍功能材料層包括多晶硅層，所述去除所述陣列區域的所述外圍功能材料層，包括：

在所述陣列區域的多晶硅層上形成注入阻擋層；

基于所述注入阻擋層，對所述外圍區域的所述多晶硅層進行離子注入，形成摻雜多晶硅；

去除所述注入阻擋層；

去除所述陣列區域的未摻雜的所述多晶硅層，且保留所述外圍區域的所述摻雜多晶硅。

7.根據權利要求6所述的半導體結構的制備方法，其特征在于，所述去除所述陣列區域的未摻雜的所述多晶硅層，且保留所述外圍區域的所述摻雜多晶硅包括：

利用濕法或干法自對準的刻蝕方式去除所述陣列區域的未摻雜的所述多晶硅層。

8.根據權利要求6所述的半導體結構的制備方法，其特征在于，所述在所述陣列區域的基底上形成所述接觸孔，包括：

在所述陣列區域的所述基底上和所述外圍區域的所述外圍功能材料層上形成介質材料層；

對所述介質材料層進行平坦化處理，使所述陣列區域的所述介質材料層的頂面與所述外圍區域的所述介質材料層的頂面齊平；

在所述介質材料層上形成第一圖形化掩膜層，所述第一圖形化掩膜層具有位于所述陣列區域的開口，所述開口暴露出所述介質材料層并定義出所述接觸孔的形狀及位置；

基于所述第一圖形化掩膜層，對所述介質材料層和所述基底進行刻蝕，去除部分所述介質材料層和部分所述基底，形成所述接觸孔。

9.根據權利要求8所述的半導體結構的制備方法，其特征在于，所述在所述接觸孔內形成接觸材料層之前，包括：

去除保留的所述介質材料層；

所述在所述接觸孔內形成接觸材料層，包括：

在所述接觸孔內形成所述接觸材料層，且在所述摻雜多晶硅表面形成所述接觸材料層。