[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110748104.0
• 申請日: 2021-07-02
• 公開（公告）號: CN113675163A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 許佳桂;游明志;賴柏辰;葉書伸;林柏堯;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/498;H01L21/50;H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

第一集成電路管芯；

互連結構，耦合到所述第一集成電路管芯，所述互連結構包括：

第一金屬化圖案，包括延伸穿過第一電介質層的第一通孔部分；

第二電介質層，與第一集成電路管芯相對位于所述第一電介質層上方；和

第二金屬化圖案，耦合到所述第一金屬化圖案，所述第二金屬化圖案包括在所述第一電介質層中的線部分和延伸穿過所述第二電介質層的第二通孔部分；以及

凸塊下金屬化(UBM)，在所述第二金屬化圖案和所述第二電介質層上方，所述UBM耦合到所述第二金屬化圖案，其中，所述第一通孔部分的第一中心線和所述第二通孔部分的第二中心線未對準所述UBM的第三中心線，其中，所述第一中心線和所述第二中心線在所述第三中心線的相對側。

2.根據權利要求1所述的半導體器件，還包括耦合至所述UBM并與所述UBM物理接觸的導電凸塊。

3.根據權利要求1所述的半導體器件，還包括耦合至所述互連結構的第二集成電路管芯，所述第一集成電路管芯包括芯片上系統，所述第二集成電路管芯包括高帶寬存儲器管芯。

4.根據權利要求1所述的半導體器件，其中，在平行于所述第二電介質層的主表面的第一方向上，所述第二中心線與所述第三中心線之間的距離為3μm至30μm。

5.根據權利要求1所述的半導體器件，其中，所述UBM設置在第一區域中，所述第一區域具有與所述第一集成電路管芯的側壁對準的邊界，其中，所述第三中心線比所述第二中心線更靠近所述第一區域的第四中心線。

6.根據權利要求5所述的半導體器件，還包括第二UBM，其中，所述第二金屬化圖案進一步包括延伸穿過所述第二電介質層的第三通孔部分，所述第三通孔部分耦合到所述第二UBM，其中，所述第二UBM的第五中心線比所述UBM的所述第三中心線更遠離所述第一區域的所述第四中心線設置，其中，在平行于所述第二電介質層的主表面的第一方向上所述第二中心線和所述第三中心線之間的第一距離小于在所述第一方向上的所述第五中心線和所述第三通孔部分的第六中心線之間的第二距離。

7.根據權利要求5所述的半導體器件，還包括第二UBM，其中，所述第二金屬化圖案還包括延伸穿過所述第二電介質層的第三通孔部分，所述第三通孔部分耦合到所述第二UBM，其中，所述第二UBM的第五中心線比所述UBM的所述第三中心線更遠離所述第一區域的所述第四中心線設置，其中，在平行于所述第二電介質層的主表面的第一方向上的所述第二中心線和所述第三中心線之間的第一距離等于在所述第一方向上的所述第五中心線和所述第三通孔部分的第六中心線之間的第二距離。

8.一種半導體器件，包括：

集成電路管芯，耦合到互連結構，所述互連結構包括：

一個或多個金屬化圖案，設置在一個或多個電介質層中；

頂部電介質層，在所述一個或多個金屬化圖案和所述一個或多個電介質層上方；和

頂部金屬化圖案，電耦合至所述一個或多個金屬化圖案，其中，所述頂部金屬化圖案包括延伸穿過所述頂部電介質層的通孔部分，其中，所述通孔部分的頂表面與所述頂部電介質層的頂表面齊平；

凸塊下金屬化，沿著所述頂部電介質層的所述頂表面和所述頂部金屬化圖案的所述通孔部分的所述頂表面延伸，其中，第一距離是在所述凸塊下金屬化的最接近所述集成電路管芯的中心線的邊緣和所述通孔部分的最接近所述集成電路管芯的所述中心線的邊緣之間測量的，其中，第二距離是在所述凸塊下金屬化的最遠離所述集成電路管芯的所述中心線的邊緣和所述通孔部分的最遠離所述集成電路管芯的所述中心線的邊緣之間測量的，并且其中，所述第一距離和所述第二距離之間的第一差為正；以及

導電接觸件，耦合到所述凸塊下金屬化。

9.根據權利要求8所述的半導體器件，其中，所述集成電路管芯包括芯片上系統管芯。

10.一種方法，包括：

在第一載體上形成互連結構；

將第一管芯接合到所述互連結構；

從所述互連結構中去除所述第一載體，其中，在去除所述第一載體之后，暴露所述互連結構的與所述第一管芯相對的第一金屬化圖案的第一通孔部分；以及

在所述第一通孔部分上方并與所述第一通孔部分物理接觸地形成第一UBM，其中，所述第一UBM的中心線偏離所述第一通孔部分的中心線。