[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110748104.0
• 申請日: 2021-07-02
• 公開（公告）號: CN113675163A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 許佳桂;游明志;賴柏辰;葉書伸;林柏堯;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/498;H01L21/50;H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

公開了具有改進的凸塊下金屬化布局的半導體器件及其形成方法。在一個實施例中，半導體器件包括IC芯片；互連結構，耦合到IC管芯并包括金屬化圖案，金屬化圖案包括延伸穿過電介質層的通孔部分；第二電介質層，與IC管芯相對的位于電介質層上方；以及第二金屬化圖案，耦接至金屬化圖案，并包括位于電介質層中的線部分和延伸穿過第二電介質層的第二通孔部分；以及UBM，位于第二金屬化圖案和第二電介質層上方，UBM耦合到第二金屬化圖案，通孔部分的中心線和第二通孔部分的第二中心線與UBM的第三中心線未對準，中心線和第二中心線在第三中心線的相對兩側。本發明的實施例還涉及半導體器件及其制造方法。

技術領域

本發明的實施例涉及半導體器件及其制造方法。

背景技術

由于各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高，半導體工業經歷了快速的增長。大多數情況下，迭代減小最小部件尺寸可以提高集成密度，從而可以將更多組件集成到給定區域中。隨著對縮小電子器件的需求的增長，已經出現了對更小且更具創造性的半導體管芯封裝件技術的需求。這種封裝系統的一個示例是層疊封裝(PoP)技術。在PoP器件中，頂部半導體封裝件堆疊在底部半導體封裝件的頂部，以提供高水平的集成度和組件密度。PoP技術通常能夠在印刷電路板(PCB)上生產功能增強且占位面積小的半導體器件。

發明內容

根據本發明實施例的一個方面，提供了一種半導體器件，包括：第一集成電路管芯；互連結構，耦合到第一集成電路管芯，互連結構包括：第一金屬化圖案，包括延伸穿過第一電介質層的第一通孔部分；第二電介質層，與第一集成電路管芯相對位于第一電介質層上方；和第二金屬化圖案，耦合到第一金屬化圖案，第二金屬化圖案包括在第一電介質層中的線部分和延伸穿過第二電介質層的第二通孔部分；以及凸塊下金屬化(UBM)，在第二金屬化圖案和第二電介質層上方，UBM耦合到第二金屬化圖案，其中，第一通孔部分的第一中心線和第二通孔部分的第二中心線未對準UBM的第三中心線，其中，第一中心線和第二中心線在第三中心線的相對側。

根據本發明實施例的另一個方面，提供了一種半導體器件，包括：集成電路管芯，耦合到互連結構，互連結構包括：一個或多個金屬化圖案，設置在一個或多個電介質層中；頂部電介質層，在一個或多個金屬化圖案和一個或多個電介質層上方；和頂部金屬化圖案，電耦合至一個或多個金屬化圖案，其中，頂部金屬化圖案包括延伸穿過頂部電介質層的通孔部分，其中，通孔部分的頂表面與頂部電介質層的頂表面齊平；凸塊下金屬化，沿著頂部電介質層的頂表面和頂部金屬化圖案的通孔部分的頂表面延伸，其中，第一距離是在凸塊下金屬化層的最接近金屬線中心線的邊緣和最接近集成電路管芯的中心線的通孔部分的邊緣之間測量的，其中，第二距離是在距離集成電路管芯的中心線最遠的凸塊下金屬化的邊緣和距離集成電路管芯的中心線最遠的通孔部分的邊緣之間測量的，并且其中，第一距離和第二距離之間的第一差為正；以及導電接觸件，耦合到凸塊下金屬化。

根據本發明實施例的又一個方面，提供了一種制造半導體器件的方法，包括：在第一載體上形成互連結構；將第一管芯接合到互連結構；從互連結構中去除第一載體，其中，在去除第一載體之后，互連結構的與第一管芯相對的第一金屬化圖案的第一通孔部分被暴露；以及在第一通孔部分上方并與第一通孔部分物理接觸地形成第一UBM，其中，第一UBM的中心線偏離第一通孔部分的中心線。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖6A和圖7至圖9示出了根據一些實施例的在形成封裝部件的工藝期間的中間步驟的截面圖。

圖6B至圖6I示出了根據一些實施例的凸塊下金屬化布局的截面圖和俯視圖。

具體實施方式