[發(fā)明專利]半導(dǎo)體器件及其制作方法、芯片

有效

• 申請?zhí)枺?/td>: 202110736489.9
• 申請日: 2021-06-30
• 公開（公告）號(hào): CN113471158B
• 公開（公告）日: 2022-07-19
• 發(fā)明（設(shè)計(jì)）人: 朱奎;薛廣杰
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L23/488;H01L21/48
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 田婷

本發(fā)明提供一種半導(dǎo)體器件及其制作方法、芯片，包括：提供第一晶圓，在部分所述第一襯底的表面形成金屬硅化物層；形成硅通孔和開孔，開孔貫穿金屬硅化物層和部分厚度的第一介質(zhì)層并暴露出第一金屬層；形成焊盤，焊盤形成在硅通孔中并與第一金屬層電連接。本發(fā)明采用金屬硅化物層作為硅通孔的刻蝕停止層，金屬硅化物層與第一襯底具有更高的刻蝕選擇比，可以增強(qiáng)形成硅通孔工藝中第一襯底的刻蝕量，以避免第一襯底刻蝕不完全導(dǎo)致最終焊盤與第一金屬層接觸不良甚至斷路；本發(fā)明開孔工藝只涉及金屬硅化物層和第一介質(zhì)層,相比于傳統(tǒng)結(jié)構(gòu)，金屬硅化物層的厚度具有更好的均勻性，從而工藝更好控制，有效避免第一金屬層損傷。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路制造技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體器件及其制作方法。

背景技術(shù)

TSV(Through Silicon Via，硅通孔)技術(shù)是通過在芯片與芯片之間，晶圓和晶圓之間制造垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的技術(shù)，其能在三維方向使得堆疊密度更大。三維芯片允許多層堆疊，實(shí)現(xiàn)多個(gè)平面器件垂直堆疊。晶圓級三維堆疊技術(shù)中，背面引線工藝是重要技術(shù)環(huán)節(jié)，即通過焊墊將晶圓中的金屬層的電信號(hào)引出至晶圓頂部。

目前背面引線工藝常采用TSV(硅通孔)技術(shù)實(shí)現(xiàn)，該背面焊墊的引線方法存在工藝窗口較小，在硅襯底過厚區(qū)域容易導(dǎo)致焊墊與金屬層接觸不良甚至斷路，在硅襯底過薄區(qū)域易導(dǎo)致金屬層損傷嚴(yán)重的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法、芯片，避免焊墊與金屬層接觸不良甚至斷路，且減少了第一金屬層的損失，增大了形成半導(dǎo)體器件的工藝窗口。

本發(fā)明提供一種半導(dǎo)體器件的制作方法，包括：

提供第一晶圓，所述第一晶圓包括第一襯底、位于所述第一襯底上的第一介質(zhì)層和嵌設(shè)在所述第一介質(zhì)層中的第一金屬層；在部分所述第一襯底的表面形成金屬硅化物層；所述金屬硅化物層與所述第一金屬層在所述第一介質(zhì)層上的投影至少部分重合；

形成硅通孔，所述硅通孔貫穿所述第一襯底暴露出所述金屬硅化物層；

形成開孔，所述開孔貫穿所述金屬硅化物層和部分厚度的所述第一介質(zhì)層并暴露出所述第一金屬層；

形成焊盤，所述焊盤至少形成在所述硅通孔中并與所述第一金屬層電連接。

進(jìn)一步的，在部分所述第一襯底的表面形成金屬硅化物層，包括：

在所述第一襯底靠近所述第一介質(zhì)層的一側(cè)表面形成自對準(zhǔn)硅化物阻擋層；

去除覆蓋部分所述第一襯底表面的所述自對準(zhǔn)硅化物阻擋層，在部分所述第一襯底的表面形成所述金屬硅化物層。

進(jìn)一步的，所述金屬硅化物層的厚度為10μm～50μm。

進(jìn)一步的，所述金屬硅化物層的材質(zhì)包括：鎳化硅、鈦化硅或鈷化硅中的至少一種。

進(jìn)一步的，所述第一襯底上形成有若干淺溝槽隔離氧化層，在相鄰的所述淺溝槽隔離氧化層之間的所述第一襯底的表面形成所述金屬硅化物層。

進(jìn)一步的，所述第一襯底位于相鄰的所述淺溝槽隔離氧化層之間的區(qū)域定義為有源區(qū)，所述硅通孔至少貫穿所述第一襯底的所述有源區(qū)。

進(jìn)一步的，所述開孔在所述第一襯底上的投影落入所述有源區(qū)范圍內(nèi)。

進(jìn)一步的，所述第一晶圓還包括嵌設(shè)在所述第一介質(zhì)層中的第一導(dǎo)電層和位于所述第一介質(zhì)層表面的第一鍵合層。

進(jìn)一步的，還包括：提供第二晶圓，所述第二晶圓包括：第二襯底、位于所述第二襯底上的第二介質(zhì)層、嵌設(shè)在所述第二介質(zhì)層中的第二導(dǎo)電層和位于所述第二介質(zhì)層表面的第二鍵合層；將所述第一晶圓和所述第二晶圓鍵合；其中，所述第一鍵合層和所述第一導(dǎo)電層面向所述第二鍵合層和所述第二導(dǎo)電層鍵合。