[發(fā)明專(zhuān)利]芯片驗(yàn)證系統(tǒng)及其時(shí)鐘電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202110731361.3
• 申請(qǐng)日: 2021-06-29
• 公開(kāi)（公告）號(hào): CN113468005B
• 公開(kāi)（公告）日: 2023-02-24
• 發(fā)明（設(shè)計(jì)）人: 李卡;于長(zhǎng)亮;安永
• 申請(qǐng)（專(zhuān)利權(quán)）人: 展訊通信（上海）有限公司
• 主分類(lèi)號(hào): G06F11/22
• 分類(lèi)號(hào): G06F11/22;G06F1/08;G06F15/78
• 代理公司: 北京蘭亭信通知識(shí)產(chǎn)權(quán)代理有限公司 11667
• 代理人: 孫峰芳

1.一種應(yīng)用于芯片驗(yàn)證系統(tǒng)的時(shí)鐘電路，所述芯片驗(yàn)證系統(tǒng)包括型號(hào)相同的四片F(xiàn)PGA，其特征在于，所述時(shí)鐘電路包括：

第一交叉點(diǎn)開(kāi)關(guān)，被配置為輸入多路時(shí)鐘，輸入的多路時(shí)鐘包括第一外部差分時(shí)鐘、第一本地晶振時(shí)鐘以及每片F(xiàn)PGA內(nèi)部反饋時(shí)鐘，輸出多路時(shí)鐘，輸出的多路時(shí)鐘中的每一路時(shí)鐘為輸入的多路時(shí)鐘的任意一路；

第一PLL鎖相環(huán)，被配置為輸入所述第一交叉點(diǎn)開(kāi)關(guān)輸出的一路時(shí)鐘和第一外部單端時(shí)鐘，對(duì)輸入的時(shí)鐘進(jìn)行倍頻，輸出多路倍頻后的時(shí)鐘；

第二PLL鎖相環(huán)，被配置為輸入所述第一交叉點(diǎn)開(kāi)關(guān)輸出的一路時(shí)鐘和第二外部單端時(shí)鐘，對(duì)輸入的時(shí)鐘進(jìn)行倍頻，輸出多路倍頻后的時(shí)鐘；

第二交叉點(diǎn)開(kāi)關(guān)，被配置為輸入所述第一交叉點(diǎn)開(kāi)關(guān)輸出的一路時(shí)鐘、第二外部差分時(shí)鐘、每片F(xiàn)PGA內(nèi)部反饋時(shí)鐘以及所述第二PLL鎖相環(huán)輸出的一路倍頻時(shí)鐘，輸出多路時(shí)鐘，輸出的多路時(shí)鐘中的每一路時(shí)鐘為輸入的多路時(shí)鐘的任意一路；

第三交叉點(diǎn)開(kāi)關(guān)，被配置為輸入第二本地晶振時(shí)鐘、第三外部差分時(shí)鐘、每片F(xiàn)PGA內(nèi)部反饋時(shí)鐘以及所述第二PLL鎖相環(huán)輸出的一路倍頻時(shí)鐘，輸出多路時(shí)鐘，輸出的多路時(shí)鐘中的每一路時(shí)鐘為輸入的多路時(shí)鐘的任意一路；

第四交叉點(diǎn)開(kāi)關(guān)，被配置為輸入第三本地晶振時(shí)鐘、第四外部差分時(shí)鐘、每片F(xiàn)PGA內(nèi)部反饋時(shí)鐘以及所述第一PLL鎖相環(huán)輸出的一路倍頻時(shí)鐘，輸出多路時(shí)鐘，輸出的多路時(shí)鐘中的每一路時(shí)鐘為輸入的多路時(shí)鐘的任意一路；

多個(gè)無(wú)時(shí)鐘選擇功能的時(shí)鐘緩沖器，其中每個(gè)無(wú)時(shí)鐘選擇功能的時(shí)鐘緩沖器被配置為輸入所述第二交叉點(diǎn)開(kāi)關(guān)、所述第三交叉點(diǎn)開(kāi)關(guān)或者所述第四交叉點(diǎn)開(kāi)關(guān)輸出的一路時(shí)鐘，輸出一路時(shí)鐘，該路時(shí)鐘輸出至FPGA。

2.根據(jù)權(quán)利要求1所述的時(shí)鐘電路，其特征在于，所述時(shí)鐘電路還包括：

多個(gè)有時(shí)鐘選擇功能的時(shí)鐘緩沖器，其中每個(gè)有時(shí)鐘選擇功能的時(shí)鐘緩沖器被配置為輸入所述第二交叉點(diǎn)開(kāi)關(guān)、所述第三交叉點(diǎn)開(kāi)關(guān)或者所述第四交叉點(diǎn)開(kāi)關(guān)輸出的一路時(shí)鐘，同時(shí)輸入一路外部單端時(shí)鐘，輸出多路時(shí)鐘，輸出的多路時(shí)鐘的每一路時(shí)鐘為輸入的多路時(shí)鐘的任意一路，且輸出的多路時(shí)鐘的其中一路時(shí)鐘輸出至FPGA，作為FPGA時(shí)鐘。

3.根據(jù)權(quán)利要求2所述的時(shí)鐘電路，其特征在于，其中每個(gè)有時(shí)鐘選擇功能的時(shí)鐘緩沖器輸出的多路時(shí)鐘的至少一路時(shí)鐘用于對(duì)外輸出，作為一個(gè)外部單端時(shí)鐘。

4.根據(jù)權(quán)利要求2所述的時(shí)鐘電路，其特征在于，其中一個(gè)有時(shí)鐘選擇功能的時(shí)鐘緩沖器輸出的多路時(shí)鐘的其中一路時(shí)鐘輸出至所述第一交叉點(diǎn)開(kāi)關(guān)，作為一個(gè)環(huán)回時(shí)鐘。

5.根據(jù)權(quán)利要求2所述的時(shí)鐘電路，其特征在于，其中一個(gè)有時(shí)鐘選擇功能的時(shí)鐘緩沖器輸出的多路時(shí)鐘的其中一路時(shí)鐘輸出至子卡，作為子卡時(shí)鐘。