[發(fā)明專利]基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202110707511.7
• 申請日: 2021-06-24
• 公開（公告）號: CN113434113B
• 公開（公告）日: 2022-03-11
• 發(fā)明（設(shè)計(jì)）人: 馬向華;邊立劍;王文好
• 申請（專利權(quán)）人: 上海安路信息科技股份有限公司
• 主分類號: G06F7/485
• 分類號: G06F7/485;G06F7/487
• 代理公司: 上海恒銳佳知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31286
• 代理人: 黃海霞

1.一種基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法，應(yīng)用于乘累加器，所述乘累加器包括浮點(diǎn)數(shù)加法器和乘法器，其特征在于，包括以下步驟：

獲取所述浮點(diǎn)數(shù)加法器的延遲，根據(jù)所述浮點(diǎn)數(shù)加法器的延遲以及預(yù)設(shè)的乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算臨時寄存器的所有輸入周期和所有輸出周期；

判斷所述乘累加器是否進(jìn)入最后一次加運(yùn)算狀態(tài)，若判斷所述乘累加器進(jìn)入最后一次加運(yùn)算狀態(tài)，則開始進(jìn)行所述乘累加器的最后一次加運(yùn)算的周期計(jì)數(shù)，以得到所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期，若判斷所述乘累加器沒有進(jìn)入最后一次加運(yùn)算狀態(tài)，則將所述乘法器的輸出值作為所述浮點(diǎn)數(shù)加法器的第一輸入值，將所述浮點(diǎn)數(shù)加法器的輸出值作為所述浮點(diǎn)數(shù)加法器的第二輸入值；

得到所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期后，判斷所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期是否與任意所述輸入周期相同，若所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期與任意所述輸入周期相同，則將所述浮點(diǎn)數(shù)加法器在最后一次加運(yùn)算的運(yùn)行周期輸出的數(shù)據(jù)作為寄存數(shù)據(jù)寄存到所述臨時寄存器中；

得到所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期后，判斷所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期是否與任意所述輸出周期相同，若所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期與任意所述輸出周期相同，則將所述臨時寄存器中對應(yīng)周期存儲的數(shù)據(jù)作為所述浮點(diǎn)數(shù)加法器的第一輸入值，將所述浮點(diǎn)數(shù)加法器在最后一次加運(yùn)算的運(yùn)行周期輸出的數(shù)據(jù)作為所述浮點(diǎn)數(shù)加法器的第二輸入值，若所述乘累加器的最后一次加運(yùn)算的運(yùn)行周期與所有所述輸出周期不相同，則將數(shù)值0作為所述浮點(diǎn)數(shù)加法器的第一輸入值和第二輸入值。

2.根據(jù)權(quán)利要求1所述的基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法，其特征在于，所述根據(jù)所述浮點(diǎn)數(shù)加法器的延遲以及預(yù)設(shè)的乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算臨時寄存器的所有輸入周期和所有輸入周期包括初始化步驟，所述初始化步驟包括：

將第一次乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)初始化為所述浮點(diǎn)數(shù)加法器的延遲與數(shù)值1的和；

將第一次乘累加循環(huán)的有效數(shù)據(jù)間隔初始化為數(shù)值1；

將第一次乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期初始化為與所述浮點(diǎn)數(shù)加法器的延遲相同的值。

3.根據(jù)權(quán)利要求2所述的基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法，其特征在于，所述根據(jù)所述浮點(diǎn)數(shù)加法器的延遲以及預(yù)設(shè)的乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算臨時寄存器的所有輸入周期和所有輸入周期還包括乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)計(jì)算步驟，所述乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)計(jì)算步驟包括：

將第i-1次乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)除以數(shù)值2以得到第一過程值，然后將所述第一過程值與第i-1次乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)最低位的值相加，以得到第i次乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)，i為大于1的自然數(shù)。

4.根據(jù)權(quán)利要求3所述的基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法，其特征在于，所述根據(jù)所述浮點(diǎn)數(shù)加法器的延遲以及預(yù)設(shè)的乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算臨時寄存器的所有輸入周期和所有輸入周期還包括乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算步驟，乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算步驟包括：

將第i-1次乘累加循環(huán)的有效數(shù)據(jù)間隔與數(shù)值2相加，以得到第i次乘累加循環(huán)的有效數(shù)據(jù)間隔。

5.根據(jù)權(quán)利要求4所述的基于靜態(tài)配置數(shù)字電路的浮點(diǎn)數(shù)乘累加控制方法，其特征在于，所述根據(jù)所述浮點(diǎn)數(shù)加法器的延遲以及預(yù)設(shè)的乘累加循環(huán)的有效數(shù)據(jù)間隔計(jì)算臨時寄存器的所有輸入周期和所有輸入周期還包括乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期計(jì)算步驟，所述乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期計(jì)算步驟包括：

將第i-1次乘累加循環(huán)的輸入數(shù)據(jù)個數(shù)最低位的值與第i-1次乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期相乘，以得到第二過程值；

將數(shù)值1減去所述第二過程值，再與數(shù)值1相加，以得到第三過程值；

將所述第三過程值、所述浮點(diǎn)數(shù)加法器的延遲以及第i-1次乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期相加，以得到第i次乘累加循環(huán)的最后一次加運(yùn)算的運(yùn)行周期。