[發明專利]晶體管結構及其相關制造方法

在審

• 申請號: 202110706370.7
• 申請日: 2021-06-24
• 公開（公告）號: CN113838754A
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 盧超群
• 申請（專利權）人: 鈺創科技股份有限公司;發明創新暨合作實驗室有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L29/417
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了一種晶體管結構及其相關制造方法。所述晶體管結構包含一半導體基底、一柵極結構、一信道區、一第一導電區以及一第一隔離區。所述半導體基底具有一半導體表面。所述柵極結構具有一長度。所述第一導電區電耦接所述通道區。所述第一隔離區位于所述第一導電區旁邊。所述第一導電區的長度是通過一單一光刻工藝所控制，且所述單一光刻工藝原本是用以定義所述柵極結構的長度。因此，相較于現有技術，本發明可準確控制所述晶體管結構的源極/漏極和接觸開口的長度以有效縮小所述晶體管結構。

技術領域

本發明是涉及一種晶體管結構及其相關制造方法，尤其涉及一種具有可準確控制源極/漏極和接觸開口的長度以有效縮小尺寸的晶體管結構及其相關制造方法。

背景技術

因為在1974年，由R.Dennard等人所發表的論文中，公開了縮小金屬氧化物半導體場效應晶體管(metal-oxide-semiconductor field-effect transistor,(MOSFET))的所有尺寸的設計準則，所以如何縮小晶體管的尺寸成為主要的技術需求，其中所述主要的技術需求已改變硅晶圓的線性尺寸的最小特征尺寸從幾微米(μm)縮小到幾納米(nm)。所述最小特征尺寸或長度通常稱為Lamda(λ)，是取決于使用光刻光罩技術(photolithographicmasking technology)及組件縮小技術的微型化能力(為了簡化說明和對照，通過最小化印刷線寬分辨率所測量的也稱為λ)。但是另一個限制了組件縮小的難以控制的因素是光刻設備的不足與不準確所造成的錯位公差(misalignment tolerance)，也就是Delta-Lamda(Δλ)。另外，因為所述錯位公差，所以所述晶體管的柵極邊緣到源極(或漏極)邊緣之間的距離很難做到小于λ和Δλ的總和。之后，如果再次需要通過使用所述光刻光罩技術在所述漏極(或源極)上制造一個方形的接觸孔以做為未來金屬互連到所述漏極(或所述源極)之間的連接，則所述接觸孔的每個邊的最小尺寸很難做到小于λ。另外，為確保在所述漏極之內的接觸孔包含錯位公差，所述漏極(具有長方形的外圍)的每個邊的長度也很難做到小于λ和Δλ的總和。然而，縮小晶體管的尺寸對于在一個硅晶圓的一個平面區域之內整合更多的晶體管是必要的，以及分別縮小晶體管的漏極和源極所占的面積是達成上述目標的一個必要且有效的方式，其也有助于減少漏電流和功耗。

因此，如何有效的縮小晶體管的尺寸以在所述硅晶圓的所述平面區域之內整合更多的晶體管已成為所述晶體管的設計者所要解決的一個重要問題。

發明內容

本發明的一實施例公開一種晶體管的制造方法，其中所述晶體管包含一柵極結構以及一第一導電區。所述制造方法包含在一基底上形成一主動區；在所述主動區上方形成所述柵極結構和一偽屏蔽柵極結構(dummy shield gate structure)；形成一第一隔離區以取代所述偽屏蔽柵極結構；在所述主動區上方形成一自對準柱(self-alignmentpillar)；以及移除所述自對準柱，并且在所述柵極結構和所述第一隔離區之間形成所述第一導電區。

在本發明的另一個實施例中，在移除所述自對準柱的步驟之前，所述制造方法另包含在所述第一隔離區上方形成一第二隔離區，其中所述自對準柱位于所述柵極結構和所述第二隔離區之間。

在本發明的另一個實施例中，在移除所述自對準柱的步驟之后，所述制造方法另包含在所述柵極結構和所述第一隔離區之間形成一間隔層以定義一接觸孔，其中所述接觸孔位于所述第一導電區上方。

在本發明的另一個實施例中，所述接觸孔的長度小于一最小特征長度(minimumfeature length)。

在本發明的另一個實施例中，所述基底是一硅基底，以及所述自對準柱是通過選擇性外延生長(selective epitaxy growth)形成的一本質硅柱(intrinsic siliconpillar)。