[發明專利]半導體器件

在審

• 申請號: 202110690187.2
• 申請日: 2021-06-22
• 公開（公告）號: CN113838861A
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 李洙龍;文瑞琳;姜奉秀;樸慶宰;柳鐵
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/11568;H01L27/11573;H01L27/11575;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

一種半導體器件包括：外圍電路區域，包括第一基板和在第一基板上的電路器件；存儲單元區域，包括在第一基板上的第二基板、在第二基板上的水平導電層、在垂直于第二基板的上表面的第一方向上堆疊在水平導電層上并彼此間隔開的柵電極、以及在第一方向上在柵電極中延伸的溝道結構，每個溝道結構包括與水平導電層物理接觸的溝道層；以及貫通布線區域，包括在第一方向上延伸并將存儲單元區域電連接到外圍電路區域的貫通接觸插塞、鄰接貫通接觸插塞的絕緣區域、以及在第一方向上部分地延伸到絕緣區域中的虛設溝道結構。

技術領域

本發明構思的示例實施方式涉及半導體器件。

背景技術

由于對半導體器件中的高性能、高速度和/或多功能性的需求已經增長，半導體器件的集成密度也已經增大。隨著半導體器件中的高集成密度的趨勢，在半導體器件的整個區域中均勻地形成被包括在半導體器件中的精細圖案可能是重要的。

發明內容

本發明構思的示例實施方式可以提供具有提高的可靠性的半導體器件。

根據本發明構思的一示例實施方式，一種半導體器件包括：外圍電路區域，包括第一基板和在第一基板上的電路器件；存儲單元區域，包括在第一基板上的第二基板、在垂直于第二基板的上表面的第一方向上堆疊并彼此間隔開的柵電極、以及在第一方向上在柵電極中延伸的溝道結構，每個溝道結構包括溝道層；以及貫通布線區域，與溝道結構相鄰并將外圍電路區域電連接到存儲單元區域，其中貫通布線區域包括與第二基板和柵電極并排的絕緣區域、在第一方向上延伸穿過絕緣區域的貫通接觸插塞、以及部分地延伸到絕緣區域的上部分中的虛設溝道結構，每個虛設溝道結構包括溝道層，其中每個溝道結構在第一方向上具有第一高度，并且每個虛設溝道結構具有小于第一高度的第二高度，以及其中溝道結構在垂直于第一方向的第二方向上以第一節距布置，并且虛設溝道結構在與溝道結構中的至少一個相鄰的區域中在第二方向上以不同于第一節距的第二節距布置。

根據本發明構思的一示例實施方式，一種半導體器件包括：外圍電路區域，包括第一基板和在第一基板上的電路器件；存儲單元區域，包括在第一基板上的第二基板、在第二基板上的水平導電層、在垂直于第二基板的上表面的第一方向上堆疊在水平導電層上并彼此間隔開的柵電極、以及在第一方向上在柵電極中延伸的溝道結構，每個溝道結構包括與水平導電層物理接觸的溝道層；以及貫通布線區域，包括在第一方向上延伸并將存儲單元區域電連接到外圍電路區域的貫通接觸插塞、鄰接貫通接觸插塞的絕緣區域、以及在第一方向上部分地延伸到絕緣區域中的虛設溝道結構，每個虛設溝道結構包括溝道層并在第一方向上與水平導電層間隔開。

根據本發明構思的一示例實施方式，一種半導體器件包括：基板；柵電極，堆疊在基板上并彼此間隔開；溝道結構，在垂直于基板的上表面的第一方向上在柵電極中延伸，每個溝道結構包括溝道層；絕緣區域，在垂直于第一方向的第二方向上與柵電極并排；以及虛設溝道結構，在第一方向上延伸到絕緣區域中，每個虛設溝道結構包括溝道層，其中每個虛設溝道結構具有第一區域和第二區域，該第一區域在絕緣區域的沿著第一方向的上部分中并包括溝道層，該第二區域包括虛設溝道結構的沿著第一方向的下端并且不包括溝道層。

附圖說明

從以下結合附圖的詳細描述，本公開的以上和其它的方面、特征和優點將被更清楚地理解，附圖中：

圖1是示出根據本發明構思的一示例實施方式的半導體器件的示意性布局圖；

圖2A和圖2B是示出根據本發明構思的一示例實施方式的半導體器件的平面圖；

圖3是示出根據本發明構思的一示例實施方式的半導體器件的示意性剖視圖；

圖4是示出根據本發明構思的一示例實施方式的半導體器件的虛設溝道結構的示意性剖面透視圖；

圖5是示出根據本發明構思的一示例實施方式的半導體器件的平面圖；

圖6A至圖6C是示出根據本發明構思的一示例實施方式的半導體器件的平面圖；