[發明專利]半導體器件

在審

• 申請號: 202110690187.2
• 申請日: 2021-06-22
• 公開（公告）號: CN113838861A
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 李洙龍;文瑞琳;姜奉秀;樸慶宰;柳鐵
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/11568;H01L27/11573;H01L27/11575;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

1.一種半導體器件，包括：

外圍電路區域，包括第一基板和在所述第一基板上的電路器件；

存儲單元區域，包括在所述第一基板上的第二基板、在垂直于所述第二基板的上表面的第一方向上堆疊并彼此間隔開的柵電極、以及在所述第一方向上在所述柵電極中延伸的溝道結構，每個所述溝道結構包括溝道層；以及

貫通布線區域，與所述溝道結構相鄰并將所述外圍電路區域電連接到所述存儲單元區域，

其中所述貫通布線區域包括：

絕緣區域，與所述第二基板和所述柵電極并排；

貫通接觸插塞，在所述第一方向上延伸穿過所述絕緣區域；以及

虛設溝道結構，部分地延伸到所述絕緣區域的上部分中，每個所述虛設溝道結構包括所述溝道層，

其中每個所述溝道結構在所述第一方向上具有第一高度，并且每個所述虛設溝道結構具有比所述第一高度小的第二高度，以及

其中所述溝道結構在垂直于所述第一方向的第二方向上以第一節距布置，并且所述虛設溝道結構在與所述溝道結構中的至少一個相鄰的區域中在所述第二方向上以不同于所述第一節距的第二節距布置。

2.根據權利要求1所述的半導體器件，其中在所述第一基板提供基準參考水平的情況下，在所述第一方向上，每個所述虛設溝道結構的下端的水平高于每個所述溝道結構的下端的水平。

3.根據權利要求1所述的半導體器件，其中每個所述溝道結構具有第一直徑，并且每個所述虛設溝道結構具有比所述第一直徑小的第二直徑。

4.根據權利要求3所述的半導體器件，其中所述第二直徑在所述第一直徑的30％至90％的范圍內。

5.根據權利要求1所述的半導體器件，其中所述溝道結構和所述虛設溝道結構中的每個包括與所述柵電極物理接觸的柵極電介質層、在所述柵極電介質層上的所述溝道層、在所述溝道層上的溝道填充絕緣層以及在所述溝道層上的溝道焊盤。

6.根據權利要求5所述的半導體器件，其中，在所述虛設溝道結構中，所述溝道層在所述第一方向上從所述溝道焊盤朝向所述第一基板向下地延伸，并在所述第一方向上比所述柵極電介質層延伸得短。

7.根據權利要求6所述的半導體器件，

其中每個所述虛設溝道結構具有與所述溝道焊盤相鄰的第一區域和包括沿所述第一方向的下端的第二區域，以及

其中所述柵極電介質層、所述溝道層和所述溝道填充絕緣層在所述第一區域中，并且所述柵極電介質層在所述第二區域中。

8.根據權利要求1所述的半導體器件，還包括：

水平導電層，在所述柵電極和所述第二基板之間垂直于所述第一方向延伸，并與每個所述溝道結構的所述溝道層直接物理接觸。

9.根據權利要求1所述的半導體器件，

其中所述貫通布線區域具有與所述溝道結構相鄰的第一區域以及與所述溝道結構間隔開的第二區域，所述第一區域在所述第二區域和所述溝道結構之間，以及

其中所述虛設溝道結構分別在所述第一區域和所述第二區域中具有不同的節距。

10.根據權利要求1所述的半導體器件，

其中所述絕緣區域包括第一絕緣層以及交替地堆疊在所述第一絕緣層上的第二絕緣層和第三絕緣層，所述第一絕緣層包括在所述第一方向上在與所述第二基板的水平相同的水平上的區域，以及

其中所述虛設溝道結構部分地延伸到所述第二絕緣層和所述第三絕緣層中。