[發(fā)明專利]基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法及裝置

有效

• 申請?zhí)枺?/td>: 202110689695.9
• 申請日: 2021-06-21
• 公開（公告）號: CN113452591B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 江天捷;劉能;周旺
• 申請（專利權(quán)）人: 合安科技技術(shù)有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L67/104;H05B47/18
• 代理公司: 深圳君信誠知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44636
• 代理人: 劉偉

1.一種基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法，其特征在于，所述基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法包括如下步驟：

所述CAN總線接收與其連接的終端發(fā)送的數(shù)據(jù)，所述數(shù)據(jù)中包含有數(shù)據(jù)類型；

所述CAN總線根據(jù)所述數(shù)據(jù)類型對所述數(shù)據(jù)進(jìn)行處理，為不同類型的所述數(shù)據(jù)分配不同的標(biāo)識符，得到不同優(yōu)先級的數(shù)據(jù)幀；

所述CAN總線對所述數(shù)據(jù)幀進(jìn)行分包處理，得到若干數(shù)據(jù)包，并根據(jù)所述數(shù)據(jù)包的發(fā)送順序，對所述數(shù)據(jù)包的所述優(yōu)先級進(jìn)行更改；

校驗(yàn)機(jī)制CRC接收所述數(shù)據(jù)包并進(jìn)行數(shù)據(jù)處理，完善數(shù)據(jù)包結(jié)構(gòu)，以得到數(shù)據(jù)包集合；

緩存器對所述數(shù)據(jù)包集合進(jìn)行數(shù)據(jù)引流，將其緩存到FIFO隊(duì)列，并將所述數(shù)據(jù)包集合中的所述數(shù)據(jù)包整合為所述數(shù)據(jù)幀；并將所述數(shù)據(jù)幀發(fā)送至與所述CAN總線連接的所述終端，所述數(shù)據(jù)幀用于所述終端對其進(jìn)行數(shù)據(jù)解析，得到所述數(shù)據(jù)幀對應(yīng)的傳輸數(shù)據(jù)，實(shí)現(xiàn)對所述終端的控制；

其中，根據(jù)所述數(shù)據(jù)包的發(fā)送順序，對所述數(shù)據(jù)包的所述優(yōu)先級進(jìn)行更改的步驟，具體為：

在按照分包順序得到的第一個所述數(shù)據(jù)包被成功發(fā)送后，將同一所述數(shù)據(jù)幀中的其他所述數(shù)據(jù)包的所述標(biāo)識符進(jìn)行改造，以提升所述優(yōu)先級，使得同一所述數(shù)據(jù)幀中的所述數(shù)據(jù)包能夠在所述第一個所述數(shù)據(jù)包被成功發(fā)送后進(jìn)行連續(xù)發(fā)送，所述優(yōu)先級用于控制所述數(shù)據(jù)包的發(fā)送順序。

2.如權(quán)利要求1所述的一種基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法，其特征在于，所述CAN總線對所述數(shù)據(jù)幀進(jìn)行分包處理，得到若干數(shù)據(jù)包，并根據(jù)所述數(shù)據(jù)包的發(fā)送順序，對所述數(shù)據(jù)包的所述優(yōu)先級進(jìn)行更改的步驟，包括以下子步驟：

對所述數(shù)據(jù)幀進(jìn)行分包處理，分成若干所述數(shù)據(jù)包，所述數(shù)據(jù)包通過數(shù)據(jù)包頭部ID進(jìn)行數(shù)據(jù)拼接；

所述數(shù)據(jù)包搶所述CAN總線的控制權(quán)，搶到所述控制權(quán)的所述數(shù)據(jù)包提升其所在的所述數(shù)據(jù)幀中的其他所述數(shù)據(jù)包的優(yōu)先級，直到所述數(shù)據(jù)幀中的所有所述數(shù)據(jù)包傳輸完整。

3.如權(quán)利要求2所述的一種基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法，其特征在于，所述數(shù)據(jù)包通過仲裁比較方式搶所述CAN總線的控制權(quán)，控制所述CAN總線進(jìn)行數(shù)據(jù)通信。

4.如權(quán)利要求1所述的一種基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法，其特征在于，所述緩存器將同一所述數(shù)據(jù)幀的所述數(shù)據(jù)包集合存儲到緩存隊(duì)列FIFO中，實(shí)現(xiàn)有序存儲。

5.一種基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制裝置，其特征在于，所述基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制裝置，包括：

數(shù)據(jù)接收單元，所述數(shù)據(jù)接收單元用于接收與其連接的終端發(fā)送的數(shù)據(jù)，所述數(shù)據(jù)中包含有數(shù)據(jù)類型；

協(xié)議處理單元，所述協(xié)議處理單元用于根據(jù)所述數(shù)據(jù)類型對所述數(shù)據(jù)進(jìn)行處理，為不同類型的所述數(shù)據(jù)分配不同的標(biāo)識符，得到不同優(yōu)先級的數(shù)據(jù)幀；

數(shù)據(jù)幀處理單元，所述數(shù)據(jù)幀處理單元用于對所述數(shù)據(jù)幀進(jìn)行分包處理，得到若干數(shù)據(jù)包，并根據(jù)所述數(shù)據(jù)包的發(fā)送順序，對所述數(shù)據(jù)包的所述優(yōu)先級進(jìn)行更改，具體為：

在按照分包順序得到的第一個所述數(shù)據(jù)包被成功發(fā)送后，將同一所述數(shù)據(jù)幀中的其他所述數(shù)據(jù)包的所述標(biāo)識符進(jìn)行改造，以提升所述優(yōu)先級，使得同一所述數(shù)據(jù)幀中的所述數(shù)據(jù)包能夠在所述第一個所述數(shù)據(jù)包被成功發(fā)送后進(jìn)行連續(xù)發(fā)送，所述優(yōu)先級用于控制所述數(shù)據(jù)包的發(fā)送順序；

數(shù)據(jù)驗(yàn)證單元，所述數(shù)據(jù)驗(yàn)證單元用于接收所述數(shù)據(jù)包并進(jìn)行數(shù)據(jù)處理，完善數(shù)據(jù)包結(jié)構(gòu)，以得到數(shù)據(jù)包集合；

數(shù)據(jù)緩存單元，所述數(shù)據(jù)緩存單元用于對所述數(shù)據(jù)包集合進(jìn)行數(shù)據(jù)引流，將其緩存到FIFO隊(duì)列，并將所述數(shù)據(jù)包集合中的所述數(shù)據(jù)包整合為所述數(shù)據(jù)幀；并將所述數(shù)據(jù)幀發(fā)送至與所述CAN總線連接的所述終端，所述數(shù)據(jù)幀用于所述終端對其進(jìn)行數(shù)據(jù)解析，得到所述數(shù)據(jù)幀對應(yīng)的傳輸數(shù)據(jù)，實(shí)現(xiàn)對所述終端的控制。

6.一種電子設(shè)備，其特征在于，包括：存儲器、處理器及存儲在所述存儲器并可在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行所述計(jì)算機(jī)程序時實(shí)現(xiàn)如權(quán)利要求1至4中任一項(xiàng)所述的基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法中的步驟。

7.一種計(jì)算機(jī)可讀存儲介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲介質(zhì)上存儲有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被執(zhí)行時實(shí)現(xiàn)如權(quán)利要求1至4中任一項(xiàng)所述的基于CAN總線連續(xù)數(shù)據(jù)幀的回路控制方法中的步驟。