[發(fā)明專利]一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路

有效

• 申請?zhí)枺?/td>: 202110689324.0
• 申請日: 2021-06-22
• 公開（公告）號: CN113253792B
• 公開（公告）日: 2022-07-26
• 發(fā)明（設計）人: 丁敏;楊琨;黃樺
• 申請（專利權(quán)）人: 南京微盟電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 杭州山泰專利代理事務所(普通合伙) 33438
• 代理人: 周玲

本發(fā)明涉及LDO技術領域，公開了一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路，包括電源VDD，偏置電流源I，運算放大器EA、基準電壓VREF，輸出電壓VOUT，反饋電壓FB，信號線OP、供電信號VIN，接地信號GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，電阻R1、R2、R3、R4，VOUT與GND之間接入的二極管連接的P型MOS管M4，且M4與偏置電流源I形成偏置電流信號線SP，信號線SP送入M3的柵極。本發(fā)明在使用時，僅用M3、M4及偏置電流I即解決LDO壓降狀態(tài)靜態(tài)功耗大的問題，有效提高了現(xiàn)有技術的使用效果。

技術領域

本發(fā)明涉及LDO技術領域，具體為一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路。

背景技術

傳統(tǒng)LDO結(jié)構(gòu)中(圖1)，當VINVOUT_(NOM)+V_DROP時，即壓降狀態(tài)，VOUTVOUT_(NOM)，其中VOUT_(NOM)為LDO的正常輸出電壓，V_DROP為一定帶載情況下VOUT正常輸出時，Power管必須的源漏電壓，經(jīng)反饋電阻產(chǎn)生的反饋信號FBVREF，運算放大器EA輸出即M1柵極電位升高，M1所在支路電流升高，M2的柵極電位拉低，即Power管柵極電位拉低，促使VOUT抬升，但VOUT依然達不到VOUT_(NOM)，M1柵極電位繼續(xù)升高，所以運放第二級(M1所在支路)的電流非常大，這就造成LDO壓降狀態(tài)靜態(tài)電流非常大，圖3是基于圖1的LDO靜態(tài)功耗隨VIN電壓變化的波形圖，充分說明了這一點，LDO壓降狀態(tài)的靜態(tài)功耗由正常工作的477nA升高至755uA。

隨著電子產(chǎn)品的廣泛應用，人們對功耗的要求越來越高，尤其對便攜類產(chǎn)品以及長期待機產(chǎn)品的靜態(tài)功耗要求更是苛刻，在設計師不斷追求超低功耗的道路上，LDO壓降狀態(tài)靜態(tài)功耗較大的問題，給電路帶來不可忽視的影響，為解決這一問題，本發(fā)明提出了一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路，解決背景技術中所提出的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術方案：一種控制LDO壓降狀態(tài)靜態(tài)功耗的電路，包括電源VDD，偏置電流源I，運算放大器EA、基準電壓VREF，輸出電壓VOUT，反饋電壓FB，信號線OP、供電信號VIN，接地信號GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，電阻R1、R2、R3、R4，VOUT與GND之間接入的二極管連接的P型MOS管M4，且M4與偏置電流源I形成偏置電流信號線SP；

電源VDD的正端接VIN，負端接GND，GND接大地；

運算放大器EA的正端接基準電壓VREF，負端接VOUT的反饋端FB，輸出端接N型MOS管M1的柵極，VIN給EA供電；

運算放大器第二級為M1形成的共源極放大，M1的源極和襯底接GND，M1的漏極接信號線OP；

P型MOS管M2的柵極和漏極短接至OP，P型功率管Power的柵極、電阻R4的一端接OP，M2的襯底和R4的另一端接VIN；

M2的源極接電阻R3的一端，R3的另一端接P型MOS管M3的漏極；

M3的源極接VIN，柵極接SP，SP同時與P型MOS管M4的柵極和漏極相接，偏置電流源I的正端接SP，負端接GND；

P型功率管Power的源極和襯底接VIN，漏極接VOUT，且與M4的源極相接；

電阻R2的一端接VOUT，另一端接電阻R1的一端，并連接到FB，R1的另一端接GND。

作為本發(fā)明的一種優(yōu)選實施方式，偏置電流源I為nA級別。

作為本發(fā)明的一種優(yōu)選實施方式，M4的源極接VOUT，且柵極和漏極短接。