[發明專利]異步時鐘的時序檢查方法、裝置、電子設備、存儲介質

有效

• 申請號: 202110689036.5
• 申請日: 2021-06-22
• 公開（公告）號: CN113297819B
• 公開（公告）日: 2023-07-07
• 發明（設計）人: 王繼東;王慧莉
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F30/3312
• 分類號: G06F30/3312
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云;羅莎

1.一種異步時鐘的時序檢查方法，應用于集成電路的設計，

其中，所述異步時鐘包括第一時鐘和第二時鐘，

所述集成電路包括基于所述第一時鐘確定的第一時鐘域和基于所述第二時鐘確定的第二時鐘域，

所述方法包括：

獲取至少一個第一時序器件和至少一個第二時序器件，其中，所述至少一個第一時序器件位于所述第一時鐘域，所述至少一個第二時序器件位于所述第二時鐘域，每個第一時序器件的數據輸出端與一個或多個第二時序器件的數據輸入端存在電信號傳輸關系；

根據所述第一時鐘，從所述第一時鐘中選擇一個觸發沿作為基準邊沿；

基于所述基準邊沿，確定任一個第一時序器件和任一個第二時序器件間的電路延時，以得到至少一個電路延時；

利用所述至少一個電路延時，對所述異步時鐘的時序進行時序檢查。

2.根據權利要求1所述的時序檢查方法，其中，基于所述基準邊沿，確定任一個第一時序器件和任一個第二時序器件間的電路延時，以得到至少一個電路延時，包括：

基于所述至少一個第一時序器件和所述至少一個第二時序器件，確定至少一個時序器件對，其中，每個時序器件對包括一個第一時序器件和一個第二時序器件，所述一個第一時序器件的數據輸出端與所述一個第二時序器件的數據輸入端存在電信號傳輸關系；

針對每個時序器件對，基于所述基準邊沿，確定每個時序器件對所對應的數據傳輸延時；

將所述至少一個時序器件對分別對應的至少一個數據傳輸延時，作為所述至少一個電路延時。

3.根據權利要求1所述的時序檢查方法，其中，基于所述基準邊沿，確定任一個第一時序器件和任一個第二時序器件間的電路延時，以得到至少一個電路延時，包括：

基于所述至少一個第一時序器件和所述至少一個第二時序器件，確定至少一個時序器件對，其中，每個時序器件對包括一個第一時序器件和一個第二時序器件，所述一個第一時序器件的數據輸出端與所述一個第二時序器件的數據輸入端存在電信號傳輸關系；

針對每個時序器件對，基于所述基準邊沿，確定每個時序器件對所對應的數據傳輸延時；

基于所述基準邊沿，確定每個時序器件對所對應的時鐘延時；

將所述數據傳輸延時和所述時鐘延時進行加和處理，以得到所述每個時序器件對所對應的延時和，

將所述至少一個時序器件對分別對應的至少一個延時和作為所述至少一個電路延時。

4.根據權利要求2或3所述的時序檢查方法，其中，針對每個時序器件對，確定每個時序器件對所對應的數據傳輸延時，包括：

確定基準數據，其中，所述基準數據為在所述一個第一時序器件中基于所述基準邊沿采集得到的數據；

獲取所述基準數據從所述一個第一時序器件的數據輸出端傳輸至所述一個第二時序器件的數據輸入端的傳輸時間，將所述傳輸時間作為所述數據傳輸延時。

5.根據權利要求3所述的時序檢查方法，其中，基于所述基準邊沿，確定每個時序器件對所對應的時鐘延時，包括：

確定所述基準邊沿從生成所述第一時鐘的時鐘源的時鐘輸出端傳輸至所述一個第一時序器件的時鐘輸入端的傳輸時間，將所述傳輸時間作為所述每個時序器件對所對應的時鐘延時。

6.根據權利要求1-3和5中任一項所述的時序檢查方法，其中，利用所述至少一個電路延時，對所述集成電路進行時序檢查，包括：

確定對應于所述異步時鐘的第一檢查閾值和第二檢查閾值；

判斷每個電路延時是否滿足小于等于所述第一檢查閾值且大于等于所述第二檢查閾值的條件，

響應于所述每個電路延時均滿足所述條件，確定所述異步時鐘的時序正常，

響應于任一個電路延時不滿足所述條件，確定所述異步時鐘的時序異常，

其中，所述第一檢查閾值和所述第二檢查閾值均為正數，且所述第一檢查閾值大于所述第二檢查閾值。

7.根據權利要求1-3和5中任一項所述的時序檢查方法，其中，所述觸發沿包括上升沿或下降沿。