[發明專利]一種基于變異的FPGA邏輯綜合工具模糊測試方法

有效

• 申請號: 202110687838.2
• 申請日: 2021-06-21
• 公開（公告）號: CN113434390B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 江賀;張漪;施重陽;劉輝
• 申請（專利權）人: 北京理工大學
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 北京正陽理工知識產權代理事務所(普通合伙) 11639
• 代理人: 張利萍

1.一種基于變異的FPGA邏輯綜合工具模糊測試方法，其特征在于，包括以下步驟：

步驟1：構建FPGA邏輯綜合工具初始測試用例種子集Q；

采用隨機生成器，得到初始測試用例程序種子集；

步驟2：依次從步驟1中構建的初始測試用例集中選取用例，然后進行步驟3；

步驟3：判斷測試用例變異的數量是否已達到設定值；

若未達到，則執行步驟4，對步驟2所選取用例進行變異操作；若已達到，則進行步驟5；

步驟4：執行變異操作，變異初始測試用例程序，得到新的測試用例程序變體集合Q′；

步驟5：從集合Q′中選取測試用例q′，作為待測FPGA邏輯綜合器的測試輸入，并對其進行已使用標記；

步驟6：收集保存FPGA工具測試的輸出結果，判斷檢測待測工具是否正常運行，或運行后的綜合結果與輸入的測試用例程序是否具有等價性；

具體為：

對于測試用例程序集Q′中的每一個測試用例程序q′，若其中一個測試用例程序令需要測試的FPGA邏輯綜合工具不能正常運行，或者工具正常運行后輸出的綜合網表與輸入不具有等價性，則認為該測試用例程序導致FPGA工具出現故障；此時，將導致FPGA綜合工具產生故障的測試用例程序進行保存，用于后續分析和約簡故障信息；

步驟7：判斷是否達到測試終止條件；

如果達到了測試終止條件，則終止測試，進行步驟8；否則，轉到步驟1，繼續執行測試；

整個FPGA測試的終止條件根據具體測試需求進行設定，包括設定測試迭代次數和測試時間；

步驟8：對引發待測邏輯綜合器產生故障的測試用例程序進行約減；

步驟9：將約簡的測試用例程序寫入bug報告，提交給FPGA邏輯綜合工具發者。

2.如權利要求1所述的一種基于變異的FPGA邏輯綜合工具模糊測試方法，其特征在于，步驟1中，對于初始測試用例程序，利用Verilog代碼隨機生成器進行構建。

3.如權利要求1所述的一種基于變異的FPGA邏輯綜合工具模糊測試方法，其特征在于，步驟6中，使用等價性價檢查工具判斷分析FPGA正常運行綜合后的綜合網表netlist與輸入是否有等價性。