[發明專利]基于觀測硬件電路觀測FPGA內部信號的方法

有效

• 申請號: 202110685616.7
• 申請日: 2021-06-21
• 公開（公告）號: CN113408230B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 單悅爾;徐彥峰;陳波寅;莊雪亞
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本發明公開了一種基于觀測硬件電路觀測FPGA內部信號的方法，涉及FPGA技術領域，該方法通過對FPGA芯片進行硬件改進設計并結合相應的軟件功能配置共同實現，通過在FPGA芯片內加入單獨的觀測硬件電路，觀測硬件電路中的觀測點為FPGA芯片內部可編程邏輯資源的輸出口，將用戶電路中產生的待觀測信號的電路結構布局在觀測點處作為約束條件生成配置碼流并加載到FPGA芯片上運行，從而可以在用戶電路的運行過程中，使用觀測硬件電路而非可編程邏輯資源實現對待觀測信號的在線觀測，避免了因為沒有空閑的可編程邏輯資源而無法實現觀測功能的現象，可以保證穩定實現觀測目標。

技術領域

本發明涉及FPGA技術領域，尤其是一種基于觀測硬件電路觀測FPGA內部信號的方法。

背景技術

當用戶電路在FPGA上實現并在FPGA上正常運行時，為了確定用戶電路在FPGA上的運行過程正確且符合設計思想，通常需要觀測用戶電路內部某些特定信號的行為或波形。

目前的做法是，先在FPGA上實現用戶電路并完成布局布線，此時FPGA內部的部分資源會被用戶電路占用，但仍有部分空置未被使用的資源。然后選定用戶電路的待觀測信號，其已對應到FPGA內部布局布線資源，將待觀測信號經由FPGA內部未被占用的繞線資源連接到未被占用的管腳作為觀測管腳。將選定的待觀測信號的繞線路徑及觀測管腳加入到用戶電路的布局布線成為新的布局布線，對新的布局布線生成碼流下載到FPGA正常運行，此時即可由觀測管腳對待觀測信號進行觀測。

但在這種做法中，若FPGA實現用戶電路后無未被占用的管腳可使用，或者待觀測信號無法利用未被占用的繞線資源連接到相應管腳，則無法實現上述功能，因此現有的這種做法是較為受限的，并不能保證每次都成功的對待觀測信號進行觀測。

發明內容

本發明人針對上述問題及技術需求，提出了一種基于觀測硬件電路觀測FPGA內部信號的方法，本發明的技術方案如下：

一種基于觀測硬件電路觀測FPGA內部信號的方法，該方法包括：

確定在FPGA芯片上運行的用戶電路，FPGA芯片內部包含可編程邏輯資源以及觀測硬件電路，觀測硬件電路包括觀測點和觀測管腳，觀測點通過觀測線路連接到觀測管腳，觀測硬件電路中的觀測點為FPGA芯片內部可編程邏輯資源的輸出口；

將用戶電路中產生的待觀測信號的電路結構布局在觀測點處作為約束條件，在約束條件下基于FPGA芯片內部的可編程邏輯資源生成用戶電路對應的配置碼流并加載到FPGA芯片上；

FPGA芯片基于配置碼流形成用戶電路，通過觀測管腳在用戶電路的運行過程中對觀測點處的待觀測信號進行觀測。

其進一步的技術方案為，觀測硬件電路包括若干個觀測點，則觀測硬件電路還包括路徑選通電路和多位寄存器，各個觀測點通過路徑選通電路內部的不同路徑連接到觀測管腳，多位寄存器與調試管腳相連，多位寄存器連接并控制路徑選通電路中不同路徑的通斷；

則在生成用戶電路對應的配置碼流時，將用戶電路的待觀測信號的電路結構布局在其中一個觀測點處作為約束條件；在用戶電路的運行過程中，多位寄存器根據從調試管腳獲取到的調試指令輸出相應的選通信號、控制路徑選通電路選通待觀測信號對應的觀測點與觀測管腳之間的路徑、對選中的備選待觀測信號進行觀測，選通信號的每一個信號位對應一個觀測點。

其進一步的技術方案為，路徑選通電路包括一個多路選擇器，多路選擇器的輸入端分別連接各個觀測點、輸出端連接觀測管腳；

或者，路徑選通電路包括多個依次級聯的多路選擇器，每個第一級的多路選擇器的輸入端分別連接對應的各個觀測點，最后一級的多路選擇器的輸出端連接觀測管腳。

其進一步的技術方案為，當路徑選通電路包括多個級聯的多路選擇器時，每個第一級的多路選擇器及其對應連接的各個觀測點均位于預定區域范圍內。