[發明專利]基于觀測硬件電路觀測FPGA內部信號的方法

有效

• 申請號: 202110685616.7
• 申請日: 2021-06-21
• 公開（公告）號: CN113408230B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 單悅爾;徐彥峰;陳波寅;莊雪亞
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種基于觀測硬件電路觀測FPGA內部信號的方法，其特征在于，所述方法包括：

確定在FPGA芯片上運行的用戶電路，所述FPGA芯片內部包含可編程邏輯資源以及觀測硬件電路，所述觀測硬件電路包括觀測點和觀測管腳，觀測點通過觀測線路連接到所述觀測管腳，所述觀測硬件電路中的觀測點為所述FPGA芯片內部可編程邏輯資源的輸出口；

將所述用戶電路中產生的待觀測信號的電路結構布局在所述觀測點處作為約束條件，在所述約束條件下基于所述FPGA芯片內部的可編程邏輯資源生成用戶電路對應的配置碼流并加載到所述FPGA芯片上；

所述FPGA芯片基于所述配置碼流形成所述用戶電路，通過所述觀測管腳在所述用戶電路的運行過程中對所述觀測點處的待觀測信號進行觀測；

其中，所述觀測硬件電路包括若干個觀測點，則所述觀測硬件電路還包括路徑選通電路和多位寄存器，各個觀測點通過所述路徑選通電路內部的不同路徑連接到所述觀測管腳，所述多位寄存器與調試管腳相連，所述多位寄存器連接并控制所述路徑選通電路中不同路徑的通斷；則在生成用戶電路對應的配置碼流時，將所述用戶電路的所述待觀測信號的電路結構布局在其中一個觀測點處作為約束條件；在所述用戶電路的運行過程中，所述多位寄存器根據從所述調試管腳獲取到的調試指令輸出相應的選通信號、控制所述路徑選通電路選通所述待觀測信號對應的觀測點與所述觀測管腳之間的路徑、對選中的備選待觀測信號進行觀測，所述選通信號的每一個信號位對應一個觀測點。

2.根據權利要求1所述的方法，其特征在于，

所述路徑選通電路包括一個多路選擇器，所述多路選擇器的輸入端分別連接各個觀測點、輸出端連接所述觀測管腳；

或者，所述路徑選通電路包括多個依次級聯的多路選擇器，每個第一級的多路選擇器的輸入端分別連接對應的各個觀測點，最后一級的多路選擇器的輸出端連接所述觀測管腳。

3.根據權利要求2所述的方法，其特征在于，當所述路徑選通電路包括多個級聯的多路選擇器時，每個第一級的多路選擇器及其對應連接的各個觀測點均位于預定區域范圍內。

4.根據權利要求2所述的方法，其特征在于，當所有觀測點在所述FPGA芯片內部按行列結構排布時，各個第一級的多路選擇器排列形成行列結構，且每個第一級的多路選擇器對應連接的各個觀測點均位于同一行列結構中或者位于連續的若干個行列結構中。

5.根據權利要求4所述的方法，其特征在于，當所有觀測點在所述FPGA芯片內部按行列結構排布時，每相鄰兩個觀測點之間間隔若干可編程邏輯資源。

6.根據權利要求1所述的方法，其特征在于，所述路徑選通電路為通過若干個開關管形成的二維開關陣列，所述二維開關陣列包括若干個輸入端以及一個輸出端，所述二維開關陣列的每個輸入端分別連接一個觀測點、輸出端連接所述觀測管腳。

7.根據權利要求2或6所述的方法，其特征在于，當所述路徑選通電路包括多個多路選擇器或者若干個開關管時，所述觀測硬件電路包括一個多位寄存器分別連接至各個受控器件，或者，所述觀測硬件電路包括多個多位寄存器、每個多位寄存器分別連接到對應的若干個受控器件，所述受控器件為多路選擇器或開關管。

8.根據權利要求1-6任一所述的方法，其特征在于，所述調試管腳為所述FPGA芯片的動態可重配端口或邊界掃描鏈的邊界掃描端口。

9.根據權利要求1-6任一所述的方法，其特征在于，所述FPGA芯片內部可編程邏輯資源至少包括可編程模塊以及互聯資源模塊，所述觀測硬件電路中的觀測點包括可編程模塊的輸出口和/或互聯資源模塊中的繞線盒的輸出口。