[發(fā)明專利]泄放電路、控制方法和電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202110679209.5
• 申請(qǐng)日: 2021-06-18
• 公開（公告）號(hào): CN113555859A
• 公開（公告）日: 2021-10-26
• 發(fā)明（設(shè)計(jì)）人: 晏林
• 申請(qǐng)（專利權(quán)）人: 維沃移動(dòng)通信有限公司
• 主分類號(hào): H02H9/00
• 分類號(hào): H02H9/00;H02H9/04;G05B19/042
• 代理公司: 北京遠(yuǎn)志博慧知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11680
• 代理人: 李翠雅

本申請(qǐng)公開了一種泄放電路、控制方法和電子設(shè)備，屬于電子設(shè)備的技術(shù)領(lǐng)域。泄放電路包括處理器，以及分別與處理器通信連接的計(jì)時(shí)模塊和模數(shù)轉(zhuǎn)換模塊，控制方法包括：在泄放電路處于放電狀態(tài)的情況下，計(jì)時(shí)模塊記錄泄放電路的放電時(shí)間；模數(shù)轉(zhuǎn)換模塊采集泄放電路在放電時(shí)間時(shí)的放電電壓；處理器獲取放電時(shí)間和放電電壓，根據(jù)放電時(shí)間確定電壓閾值范圍，在放電電壓落入電壓閾值范圍的情況下，維持泄放電路的電阻值，并在放電電壓超出電壓閾值范圍的情況下，改變泄放電路的電阻值。

技術(shù)領(lǐng)域

本申請(qǐng)屬于電子設(shè)備的技術(shù)領(lǐng)域，具體涉及一種泄放電路、控制方法和電子設(shè)備。

背景技術(shù)

對(duì)于需要快速反復(fù)開關(guān)電源的電子設(shè)備而言，當(dāng)其電源開始放電時(shí)，如果電源的負(fù)載電路上存在有較大容量的電容，則會(huì)導(dǎo)致電源電壓下降緩慢。如果此時(shí)重新對(duì)該電源進(jìn)行上電，則可能因?yàn)樵撾娫礇]有掉電完全，導(dǎo)致該電源連接的電路不能正常復(fù)位。進(jìn)而可能導(dǎo)致該電源出現(xiàn)電路工作異常、開機(jī)死機(jī)等現(xiàn)象。

為此，需要為電子設(shè)備的電源配置泄放電路(又稱放電電路)。泄放電路通常包括與電源負(fù)載電路上的電容并聯(lián)的泄放電阻。通過(guò)泄放電路，可以為需要快速反復(fù)開關(guān)的電源進(jìn)行快速地放電到地，以達(dá)到保護(hù)電源的目的。

因此，如何合理地控制泄放電路，以保證電源(即泄放對(duì)象)放電時(shí)的安全程度，是本領(lǐng)域亟待解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例的目的是提供一種泄放電路、控制方法和電子設(shè)備，能夠解決如何保證泄放對(duì)象放電時(shí)安全程度的問(wèn)題。

第一方面，本申請(qǐng)實(shí)施例提供了一種泄放電路的控制方法，泄放電路包括處理器，以及分別與處理器通信連接的計(jì)時(shí)模塊和模數(shù)轉(zhuǎn)換模塊，控制方法包括：在泄放電路處于放電狀態(tài)的情況下，計(jì)時(shí)模塊記錄泄放電路的放電時(shí)間；模數(shù)轉(zhuǎn)換模塊采集泄放電路在放電時(shí)間時(shí)的放電電壓；處理器獲取放電時(shí)間和放電電壓，根據(jù)放電時(shí)間確定電壓閾值范圍，在放電電壓落入電壓閾值范圍的情況下，維持泄放電路的電阻值，并在放電電壓超出電壓閾值范圍的情況下，改變泄放電路的電阻值。

第二方面，本申請(qǐng)實(shí)施例提供了一種泄放電路，泄放電路包括處理器，以及分別與處理器通信連接的計(jì)時(shí)模塊和模數(shù)轉(zhuǎn)換模塊；計(jì)時(shí)模塊，用于在泄放電路處于放電狀態(tài)的情況下，記錄泄放電路的放電時(shí)間；模數(shù)轉(zhuǎn)換模塊，用于采集泄放電路在放電時(shí)間時(shí)的放電電壓；處理器，用于獲取放電時(shí)間和放電電壓，根據(jù)放電時(shí)間確定電壓閾值范圍，在放電電壓落入電壓閾值范圍的情況下，維持泄放電路的電阻值，并在放電電壓超出電壓閾值范圍的情況下，改變泄放電路的電阻值。

第三方面，本申請(qǐng)實(shí)施例提供了一種電子設(shè)備，該電子設(shè)備包括處理器、存儲(chǔ)器及存儲(chǔ)在所述存儲(chǔ)器上并可在所述處理器上運(yùn)行的程序或指令，所述程序或指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面所述的泄放電路的控制方法的步驟。

第四方面，本申請(qǐng)實(shí)施例提供了一種可讀存儲(chǔ)介質(zhì)，所述可讀存儲(chǔ)介質(zhì)上存儲(chǔ)程序或指令，所述程序或指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面所述的泄放電路的控制方法的步驟。

第五方面，本申請(qǐng)實(shí)施例提供了一種芯片，所述芯片包括處理器和通信接口，所述通信接口和所述處理器耦合，所述處理器用于運(yùn)行程序或指令，實(shí)現(xiàn)如第一方面所述的泄放電路的控制方法的步驟。

在本申請(qǐng)實(shí)施例中，泄放電路包括處理器，以及分別與處理器通信連接的計(jì)時(shí)模塊和模數(shù)轉(zhuǎn)換模塊。在泄放電路處于放電狀態(tài)的情況下，則計(jì)時(shí)模塊能夠記錄泄放電路的放電時(shí)間。相應(yīng)地，模數(shù)轉(zhuǎn)換模塊能夠采集泄放電路在放電時(shí)間時(shí)的放電電壓。由此，處理器能夠獲取放電時(shí)間和放電電壓，并根據(jù)放電時(shí)間確定電壓閾值范圍。進(jìn)而，處理器能夠在放電電壓落入電壓閾值范圍的情況下，維持泄放電路的電阻值，并在放電電壓超出電壓閾值范圍的情況下，改變泄放電路的電阻值。因此，可以在泄放電路處于放電狀態(tài)的情況下，根據(jù)放電電壓，對(duì)泄放電路的電阻值進(jìn)行合理地控制，以保證泄放電路放電時(shí)的安全程度。

附圖說(shuō)明

圖1是本申請(qǐng)實(shí)施例中泄放電路的結(jié)構(gòu)示意圖；