[發明專利]泄放電路、控制方法和電子設備

在審

• 申請號: 202110679209.5
• 申請日: 2021-06-18
• 公開（公告）號: CN113555859A
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 晏林
• 申請（專利權）人: 維沃移動通信有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04;G05B19/042
• 代理公司: 北京遠志博慧知識產權代理事務所(普通合伙) 11680
• 代理人: 李翠雅

1.一種泄放電路的控制方法，其特征在于，所述泄放電路包括處理器，以及分別與所述處理器通信連接的計時模塊和模數轉換模塊，所述控制方法包括：

在所述泄放電路處于放電狀態的情況下，所述計時模塊記錄所述泄放電路的放電時間；

所述模數轉換模塊采集所述泄放電路在所述放電時間時的放電電壓；

所述處理器獲取所述放電時間和所述放電電壓，根據所述放電時間確定電壓閾值范圍，在所述放電電壓落入所述電壓閾值范圍的情況下，維持所述泄放電路的電阻值，并在所述放電電壓超出所述電壓閾值范圍的情況下，改變所述泄放電路的電阻值。

2.根據權利要求1所述的泄放電路的控制方法，其特征在于，所述電壓閾值范圍包括電壓下限閾值和電壓上限閾值，所述在所述放電電壓超出所述電壓閾值范圍的情況下，改變所述泄放電路的電阻值，包括：

在所述放電電壓小于所述電壓下限閾值且所述泄放電路的電阻值存在上調空間的情況下，增大所述泄放電路的電阻值；

在所述放電電壓大于所述電壓上限閾值且所述泄放電路的電阻值存在下調空間的情況下，減小所述泄放電路的電阻值。

3.根據權利要求2所述的泄放電路的控制方法，其特征在于，所述在所述放電電壓超出所述電壓閾值范圍的情況下，改變所述泄放電路的電阻值，還包括：

在所述放電電壓小于所述電壓下限閾值且所述泄放電路的電阻值不存在上調空間的情況下，記錄第一次數；

在所述第一次數累計達到第一次數閾值的情況下，減小所述泄放電路的電阻值至所述泄放電路為通路。

4.根據權利要求2所述的泄放電路的控制方法，其特征在于，所述在所述放電電壓超出所述電壓閾值范圍的情況下，改變所述泄放電路的電阻值，還包括：

在所述放電電壓大于所述電壓上限閾值且所述泄放電路的電阻值不存在下調空間的情況下，記錄第二次數；

在所述第二次數累計達到第二次數閾值的情況下，增大所述泄放電路的電阻值至所述泄放電路為斷路。

5.一種泄放電路，其特征在于，所述泄放電路包括處理器，以及分別與所述處理器通信連接的計時模塊和模數轉換模塊；

所述計時模塊，用于在所述泄放電路處于放電狀態的情況下，記錄所述泄放電路的放電時間；

所述模數轉換模塊，用于采集所述泄放電路在所述放電時間時的放電電壓；

所述處理器，用于獲取所述放電時間和所述放電電壓，根據所述放電時間確定電壓閾值范圍，在所述放電電壓落入所述電壓閾值范圍的情況下，維持所述泄放電路的電阻值，并在所述放電電壓超出所述電壓閾值范圍的情況下，改變所述泄放電路的電阻值。

6.根據權利要求5所述的泄放電路，其特征在于，所述電壓閾值范圍包括電壓下限閾值和電壓上限閾值，所述處理器，具體用于：

在所述放電電壓小于所述電壓下限閾值且所述泄放電路的電阻值存在上調空間的情況下，增大所述泄放電路的電阻值；

在所述放電電壓大于所述電壓上限閾值且所述泄放電路的電阻值存在下調空間的情況下，減小所述泄放電路的電阻值。

7.根據權利要求6所述的泄放電路，其特征在于，所述處理器，具體用于：

在所述放電電壓小于所述電壓下限閾值且所述泄放電路的電阻值不存在上調空間的情況下，記錄第一次數；

在所述第一次數累計達到第一次數閾值的情況下，減小所述泄放電路的電阻值至所述泄放電路為通路。

8.根據權利要求6所述的泄放電路，其特征在于，所述處理器，具體用于：

在所述放電電壓大于所述電壓上限閾值且所述泄放電路的電阻值不存在下調空間的情況下，記錄第二次數；

在所述第二次數累計達到第二次數閾值的情況下，增大所述泄放電路的電阻值至所述泄放電路為斷路。

9.一種電子設備，其特征在于，包括處理器，存儲器及存儲在所述存儲器上并可在所述處理器上運行的程序或指令，所述程序或指令被所述處理器執行時實現如權利要求1至4中任一項所述的泄放電路的控制方法的步驟。

10.一種可讀存儲介質，其特征在于，所述可讀存儲介質上存儲程序或指令，所述程序或指令被處理器執行時實現如權利要求1至4中任一項所述的泄放電路的控制方法的步驟。