[發明專利]三維半導體存儲器裝置

在審

• 申請號: 202110671521.X
• 申請日: 2021-06-17
• 公開（公告）號: CN113809088A
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 申東玹;姜敏圭;文瑞琳;閔勝基;樸盛珉;李鐘旻
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11548;H01L27/1157;H01L27/11573;H01L27/11575
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張青

1.一種三維半導體存儲器裝置，包括：

外圍電路結構；

單元陣列結構，其位于所述外圍電路結構上方；以及

外圍接觸過孔結構，其將所述單元陣列結構連接到所述外圍電路結構，所述外圍接觸過孔結構包括：

第一外圍接觸過孔結構，其位于所述外圍電路結構中的第一貫通區域中；以及

第二外圍接觸過孔結構，其位于所述外圍電路結構中的第二貫通區域中，所述第二貫通區域在所述外圍電路結構上方與所述第一貫通區域間隔開，并且所述第二外圍接觸過孔結構的第二臨界尺寸與所述第一外圍接觸過孔結構的第一臨界尺寸之間的差根據包括在所述第二貫通區域和所述第一貫通區域中的材料層被不同地配置。

2.根據權利要求1所述的三維半導體存儲器裝置，其中，由所述第二外圍接觸過孔結構的所述第二臨界尺寸與所述第一外圍接觸過孔結構的所述第一臨界尺寸之間的所述差限定的偏斜參照所述第一臨界尺寸或所述第二臨界尺寸被調整為10％或更小。

3.根據權利要求1所述的三維半導體存儲器裝置，其中：

所述第一臨界尺寸包括所述第一外圍接觸過孔結構的底部的第一底部臨界尺寸、所述第一外圍接觸過孔結構的中間部分的第一中間臨界尺寸、以及所述第一外圍接觸過孔結構的頂部的第一頂部臨界尺寸，

所述第二臨界尺寸包括所述第二外圍接觸過孔結構的底部的第二底部臨界尺寸、所述第二外圍接觸過孔結構的中間部分的第二中間臨界尺寸、以及所述第二外圍接觸過孔結構的頂部的第二頂部臨界尺寸，并且

所述第二外圍接觸過孔結構的所述第二臨界尺寸與所述第一外圍接觸過孔結構的所述第一臨界尺寸之間的所述差由所述第二頂部臨界尺寸與所述第一頂部臨界尺寸之間的差限定。

4.根據權利要求3所述的三維半導體存儲器裝置，其中，所述第二外圍接觸過孔結構在所述第二外圍接觸過孔結構的所述中間部分中包括彎曲部分，所述第二中間臨界尺寸大于所述第二頂部臨界尺寸。

5.根據權利要求1所述的三維半導體存儲器裝置，其中：

所述第一貫通區域包括模制結構和在所述模制結構上方的第一上絕緣層，所述模制結構包括堆疊在一起的多個層間絕緣層和多個模制絕緣層，并且

所述第二貫通區域包括第二上絕緣層，所述第二貫通區域的總厚度與所述第一貫通區域的總厚度相同。

6.根據權利要求1所述的三維半導體存儲器裝置，其中：

所述第一貫通區域包括具有多個層間絕緣層和多個模制絕緣層的模制結構，并且

所述第二貫通區域包括絕緣層，并且具有與所述第一貫通區域的總厚度相同的總厚度。

7.根據權利要求1所述的三維半導體存儲器裝置，其中：

所述單元陣列結構包括單元陣列區域、與所述單元陣列區域電連接的延伸區域、以及位于所述延伸區域的一側的外圍區域，

所述第一貫通區域位于所述延伸區域中，并且

所述第二貫通區域位于所述外圍區域中。

8.根據權利要求1所述的三維半導體存儲器裝置，其中：

所述單元陣列結構包括單元陣列區域、與所述單元陣列區域電連接的延伸區域、以及位于所述延伸區域的一側的外圍區域，

所述第一貫通區域位于所述延伸區域中，并且

所述第二貫通區域位于所述單元陣列區域中。

9.根據權利要求8所述的三維半導體存儲器裝置，其中，所述延伸區域包括：臺階型結構，所述臺階型結構的寬度隨著遠離所述外圍電路結構而減小；以及平坦結構，所述平坦結構在所述外圍電路結構上方具有相同的寬度。