[發明專利]一種CPU與FPGA間的網絡層通信方法有效
| 申請號: | 202110671100.7 | 申請日: | 2021-06-17 |
| 公開(公告)號: | CN113395285B | 公開(公告)日: | 2023-04-25 |
| 發明(設計)人: | 吳凡;張磊;汪健;趙忠惠;張瑾;余向陽;徐叔喜;劉源;王佚楠;曾鑫 | 申請(專利權)人: | 中國兵器工業集團第二一四研究所蘇州研發中心 |
| 主分類號: | H04L69/00 | 分類號: | H04L69/00;H04L69/325 |
| 代理公司: | 南京縱橫知識產權代理有限公司 32224 | 代理人: | 張歡歡 |
| 地址: | 215163 *** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 cpu fpga 網絡 通信 方法 | ||
1.一種CPU與FPGA間的網絡層通信方法,其特征是,包括以下過程:
主機CPU和設備FPGA任一方均可發起通知對方按照SDIO/eMMC協議進行數據傳輸,按照傳輸的數據量分為單幀和多幀傳輸;
數據傳輸過程中數據以劃分為協議控制信息和數據兩個部分的數據幀形式傳輸,協議控制信息包括幀類型和數據量或幀序列號;
所述幀類型包括單幀、首幀、連續幀、末幀四種類型;
對于單幀類型:幀格式為協議控制信息占用2個字節,其他是數據;其中協議控制信息第1字節前4位為0b0000,代表該幀為單幀;第1字節后4位與第2字節的8位組合起來代表有效數據的字節數,超過有效數據字節數后續的字節是自動填充的無效字節;
對于首幀類型:幀格式為協議控制信息占用3個字節,其他是數據;其中協議控制信息第1字節前4位為0b0001,代表該幀為首幀,即主機CPU和設備FPGA之間的通信有效數據量大于510字節且該幀為首幀,第1字節后4位與第2,3字節的16位組合起來代表有效數據的字節數;
對于連續幀類型:幀格式為協議控制信息占用1個字節,其他是數據;其中協議控制信息第1字節前4位為0b0010,代表該幀為連續幀,第1字節后4位為序列號,用于循環計數,記首幀序列號為0,之后的第一個連續幀序列號為1,之后一直到15,下一個連續幀從0開始循環;
對于末幀類型,幀格式為協議控制信息占用1個字節,其他是數據;其中協議控制信息第1字節前4位為0b0011,代表該幀為末幀,第1字節后4位為序列號,繼承前序連續幀序列號;超過有效數據字節數后續的字節是自動填充的無效字節。
2.根據權利要求1所述的一種CPU與FPGA間的網絡層通信方法,其特征是,所述主機CPU向設備FPGA單幀傳輸過程為:
1)主機CPU通過IO2口硬線電平的變化通知設備FPGA有數據需要傳輸,設備FPGA通過另外一路IO1口硬線電平的變化響應;
2)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令;
3)主機CPU通過數據線D0~D7按照SDIO/eMMC協議傳輸單幀。
3.根據權利要求1所述的一種CPU與FPGA間的網絡層通信方法,其特征是,所述主機CPU向設備FPGA多幀傳輸過程為:
1)主機CPU通過IO2口硬線電平的變化通知設備FPGA有數據需要傳輸,設備FPGA通過另外一路IO1口硬線電平的變化響應;
2)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令;
3)主機CPU通過數據線D0~D7按照SDIO/eMMC協議傳輸首幀;
4)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令;
5)主機CPU通過數據線D0~D7按照SDIO/eMMC協議傳輸連續幀和末幀;
6)主機CPU通過CMD線按照SDIO/eMMC協議傳輸停止傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令。
4.根據權利要求1所述的一種CPU與FPGA間的網絡層通信方法,其特征是,所述設備FPGA向主機CPU單幀傳輸過程為:
1)設備FPGA通過IO1口硬線電平的變化通知主機CPU有數據需要傳輸,主機CPU通過另外一路IO2口硬線電平的變化響應;
2)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令;
3)設備FPGA通過數據線D0~D7按照SDIO/eMMC協議傳輸單幀。
5.根據權利要求1所述的一種CPU與FPGA間的網絡層通信方法,其特征是,所述設備FPGA向主機CPU多幀傳輸過程為:
1)設備FPGA通過IO1口硬線電平的變化通知主機CPU有數據需要傳輸,主機CPU通過另外一路IO2口硬線電平的變化響應;
2)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD線按照SDIO/eMMC協議響應命令;
3)設備FPGA通過數據線按照SDIO/eMMC協議傳輸首幀;
4)主機CPU通過CMD線按照SDIO/eMMC協議傳輸命令,設備FPGA通過CMD?線按照SDIO/eMMC協議響應命令;
5)設備FPGA通過數據線按照SDIO/eMMC協議傳輸連續幀和末幀;
6)主機CPU通過CMD線按照SDIO/eMMC協議傳輸停止傳輸命令,設備FPGA通過CMD?線按照SDIO/eMMC協議響應命令。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國兵器工業集團第二一四研究所蘇州研發中心,未經中國兵器工業集團第二一四研究所蘇州研發中心許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110671100.7/1.html,轉載請聲明來源鉆瓜專利網。





