[發(fā)明專利]基于多通路獨立AXI總線的RLDRAM3控制器

在審

• 申請?zhí)枺?/td>: 202110667155.0
• 申請日: 2021-06-16
• 公開（公告）號: CN113360424A
• 公開（公告）日: 2021-09-07
• 發(fā)明（設(shè)計）人: 李悅坤;孔祥雷;陸發(fā)忠;徐曙清
• 申請（專利權(quán)）人: 上海創(chuàng)景信息科技有限公司
• 主分類號: G06F12/0811
• 分類號: G06F12/0811;G06F13/16
• 代理公司: 上海段和段律師事務(wù)所 31334
• 代理人: 祁春倪;郭國中

本發(fā)明提供了一種基于多通路獨立AXI總線的RLDRAM3控制器，控制模塊通過AXI?LITE接口連接FPGA片上微處理器，對RLDRAM3控制器進行控制；用戶訪問模塊提供用戶訪問接口，提供用戶數(shù)據(jù)讀寫；大數(shù)據(jù)交互模塊基于用戶訪問模塊初始優(yōu)先級及二級緩存中積壓數(shù)據(jù)量進行實時優(yōu)先級調(diào)整，從用戶訪問模塊中取出讀寫指令隊列內(nèi)容，并根據(jù)地址內(nèi)容發(fā)送至物理層模塊進行數(shù)據(jù)交互；物理層模塊完成復(fù)位鏈路初始化控制、對RLDRAM3芯片DDR模式讀寫總線時序編解碼、地址控制總線的時序控制。本發(fā)明支持多個AXI主設(shè)備同時訪問RLDRAM3芯片的功能，保證各主設(shè)備數(shù)據(jù)正確性，解決緩存一致性問題。

技術(shù)領(lǐng)域

本發(fā)明涉及通信領(lǐng)域，具體地，涉及一種基于多通路獨立AXI總線的RLDRAM3控制器。

背景技術(shù)

現(xiàn)有的RLDRAM控制器沒有集成RLDRAM3物理層控制器，并且無法支持多通道的用戶訪問，無法實現(xiàn)優(yōu)先級調(diào)整和緩存的一致性。

專利文獻為CN101916227A的發(fā)明專利公開了一種RLDRAM SIO存儲器訪問控制方法和裝置，對輸入的讀寫命令進行地址解析和分開保存,并對分開保存的讀寫命令進行統(tǒng)一排序得到操作命令隊列,同時將輸入的數(shù)據(jù)包解析成子數(shù)據(jù)片；輸出子數(shù)據(jù)片以及操作命令隊列中的讀寫命令到RLDRAM SIO存儲器。該裝置包括:輸入操作控制模塊、緩存模塊和輸出操作控制模塊。本發(fā)明在現(xiàn)有IP核基礎(chǔ)上對讀寫操作的訪問地址進行了優(yōu)化,并且合理安排存儲器的讀、寫命令發(fā)送順序,使讀寫操作達(dá)到帶寬的高效利用,大幅度提高RLDRAMSIO存儲器帶寬利用率。但是上述方案僅支持RLDRAM芯片，而非新一代基于DDR技術(shù)最快速率76.8Gb/s的RLDRAM3芯片；該方案基于現(xiàn)有RLDRAM控制器IP核完成讀寫操作的優(yōu)化，沒有集成RLDRAM3物理層控制器；該方案不支持多通道AXI總線接口、不支持緩存一致性、不支持優(yōu)先級調(diào)整。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種基于多通路獨立AXI總線的RLDRAM3控制器。

根據(jù)本發(fā)明提供的一種基于多通路獨立AXI總線的RLDRAM3控制器，包括控制模塊、用戶訪問模塊、大數(shù)據(jù)交互模塊以及物理層模塊，其中：

控制模塊通過AXI-LITE接口連接FPGA片上微處理器，對RLDRAM3控制器進行控制；

用戶訪問模塊提供用戶訪問接口，提供用戶數(shù)據(jù)讀寫；

大數(shù)據(jù)交互模塊基于用戶訪問模塊初始優(yōu)先級及二級緩存中積壓數(shù)據(jù)量進行實時優(yōu)先級調(diào)整，從用戶訪問模塊中取出讀寫指令隊列內(nèi)容，并根據(jù)地址內(nèi)容發(fā)送至物理層模塊進行數(shù)據(jù)交互；

物理層模塊完成復(fù)位鏈路初始化控制、對RLDRAM3芯片DDR模式讀寫總線時序編解碼、地址控制總線的時序控制。

優(yōu)選地，物理層模塊支持兩個DLRAM3芯片的讀寫控制。

優(yōu)選地，控制模塊對RLDRAM3控制器的控制包括物理層模塊初始化控制、物理層模塊時序控制、物理層模塊連接芯片配置、用戶訪問接口訪問RLDRAM3地址空間劃分控制、初始優(yōu)先級控制、burst模式控制、讀數(shù)據(jù)二級緩存控制，寫數(shù)據(jù)二級緩存控制。

優(yōu)選地，用戶訪問模塊提供最多8通道AXI-FULL用戶訪問接口。

優(yōu)選地，各通道配16KB讀數(shù)據(jù)二級緩存RAM及讀指令隊列、16KB寫數(shù)據(jù)緩二級緩存RAM及寫指令隊列。

優(yōu)選地，每個通道設(shè)置有獨立空間地址保護。

優(yōu)選地，每個通道通過AXI總線外接設(shè)備。

優(yōu)選地，用戶訪問模塊中用戶讀數(shù)據(jù)時：先發(fā)查詢讀指令隊列內(nèi)容，若二級緩存內(nèi)已經(jīng)存在該想要地址內(nèi)容則直接通過AXI-FULL讀取數(shù)據(jù)，若讀指令隊列中無此地址空間內(nèi)容，則需從SDRAM3中取出放入讀數(shù)據(jù)二級緩存中，供用戶讀取。