[發明專利]基于多通路獨立AXI總線的RLDRAM3控制器

在審

• 申請號: 202110667155.0
• 申請日: 2021-06-16
• 公開（公告）號: CN113360424A
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 李悅坤;孔祥雷;陸發忠;徐曙清
• 申請（專利權）人: 上海創景信息科技有限公司
• 主分類號: G06F12/0811
• 分類號: G06F12/0811;G06F13/16
• 代理公司: 上海段和段律師事務所 31334
• 代理人: 祁春倪;郭國中

1.一種基于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，包括控制模塊、用戶訪問模塊、大數據交互模塊以及物理層模塊，其中：

控制模塊通過AXI-LITE接口連接FPGA片上微處理器，對RLDRAM3控制器進行控制；

用戶訪問模塊提供用戶訪問接口，提供用戶數據讀寫；

大數據交互模塊基于用戶訪問模塊初始優先級及二級緩存中積壓數據量進行實時優先級調整，從用戶訪問模塊中取出讀寫指令隊列內容，并根據地址內容發送至物理層模塊進行數據交互；

物理層模塊完成復位鏈路初始化控制、對RLDRAM3芯片DDR模式讀寫總線時序編解碼、地址控制總線的時序控制。

2.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，物理層模塊支持兩個DLRAM3芯片的讀寫控制。

3.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，控制模塊對RLDRAM3控制器的控制包括物理層模塊初始化控制、物理層模塊時序控制、物理層模塊連接芯片配置、用戶訪問接口訪問RLDRAM3地址空間劃分控制、初始優先級控制、burst模式控制、讀數據二級緩存控制，寫數據二級緩存控制。

4.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，用戶訪問模塊提供最多8通道AXI-FULL用戶訪問接口。

5.根據權利要求4所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，各通道配16KB讀數據二級緩存RAM及讀指令隊列、16KB寫數據緩二級緩存RAM及寫指令隊列。

6.根據權利要求4所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，每個通道設置有獨立空間地址保護。

7.根據權利要求4所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，每個通道通過AXI總線外接設備。

8.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，用戶訪問模塊中用戶讀數據時：先發查詢讀指令隊列內容，若二級緩存內已經存在該想要地址內容則直接通過AXI-FULL讀取數據，若讀指令隊列中無此地址空間內容，則需從SDRAM3中取出放入讀數據二級緩存中，供用戶讀取。

9.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，用戶訪問模塊中用戶寫數據時：通過AXI-FULL接口將數據直接寫入二級緩存中，并更新寫操作指令隊列，同時更新讀數據二級緩存內容和讀指令隊列內容。

10.根據權利要求1所述的于多通路獨立AXI總線的RLDRAM3控制器，其特征在于，用戶訪問模塊采用BURST讀寫方式。