[發明專利]制造半導體裝置的方法

在審

• 申請號: 202110653419.7
• 申請日: 2021-06-11
• 公開（公告）號: CN113539964A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 張羅衡;張榮宏;林志昌;江國誠;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種制造半導體裝置的方法，包括：形成半導體納米結構以及犧牲層的交替膜層的鰭片；橫向蝕刻犧牲層的側壁部分；以及在半導體納米結構以及犧牲層的側壁上沉積額外的半導體材料。在額外的半導體材料上沉積介電材料以及額外的蝕刻之后，半導體結構的剩余部分以及額外的半導體材料在鰭片各自的兩側共同形成錘形(hammer shape)。在鰭片兩側上形成的外延源極/漏極區將接觸錘形的頭部。

技術領域

本發明實施例是有關于一種半導體裝置及其制造方法，且特別關于一種 場效晶體管裝置及其制造方法。

背景技術

半導體裝置被用于各種電子應用中，例如個人電腦、手機、數碼相機以 及其他電子設備。一般通過在半導體基板上依序沉積絕緣或介電層、導電層 以及半導體層材料以制造半導體裝置，并使用微影對各種材料層進行圖案 化，以在其上形成電路組件及元件。

半導體產業通過持續減小最小部件尺寸以持續提高各種電子組件(例如 晶體管、二極管、電阻、電容等)的整合密度，其允許將更多組件整合至給 定區域中。然而，隨著最小部件尺寸的減小，出現了應解決的額外問題。

發明內容

本發明一些實施例提供一種制造半導體裝置的方法，包括：形成半導體 堆疊，包括：在基板上沉積第一半導體層；以及在第一半導體層上沉積第二 半導體層；蝕刻半導體堆疊以形成鰭片，鰭片包括納米結構的堆疊；在鰭片 上形成虛設柵極結構；蝕刻鰭片以形成凹口，凹口鄰近虛設柵極結構，凹口 露出基板，凹口露出在虛設柵極結構下方的第一半導體層以及第二半導體層 的第一側部；蝕刻露出的第一側部以露出第二側部；在露出的第二側部上沉 積第三半導體層；在虛設柵極結構上以及第三半導體層上沉積第一介電層；蝕刻第一介電層以露出第三半導體層的部分；在露出的基板上以及鄰近第三 半導體層的露出的部分形成第一外延區；去除虛設柵極結構；去除第一半導 體層的剩余部分以在鰭片中形成開口；以及在開口中形成柵極結構。

本發明另一些實施例提供一種半導體裝置，包括：柵極結構，沿著第一 平面延伸，柵極結構包括柵極介電層以及導電材料；源極區以及漏極區，在 第二平面中的柵極結構的兩側上，第二平面垂直于第一平面，源極區以及漏 極區均不在第一平面中；以及第一納米結構，在源極區以及漏極區之間延伸， 在第二個平面中，第一納米結構具有帶有襯線(serifs)的水平I形，柵極介 電層包繞(wrapping around)第一納米結構的中間部分，導電材料包繞柵極 介電層。

本發明又一些實施例提供一種半導體裝置，包括：第一納米結構，在第 一外延區以及第二外延區之間延伸，第一納米結構包括：第一半導體層；第 二半導體層，設置在第一半導體層上；以及第三半導體層，設置在第二半導 體層上；第二納米結構，設置在第一納米結構上，第二納米結構從第一外延 區延伸至第二外延區，第二納米結構包括：第四半導體層；第五半導體層， 設置在第四半導體層上；以及第六半導體層，設置在第五半導體層上；內間 隔物，直接插在(directly interposed)第三半導體層以及第四半導體層之間； 以及柵極堆疊，插在第一納米結構以及第二納米結構之間，柵極堆疊包括柵 極介電層以及柵極電極。

附圖說明

以下將配合所附圖示詳述本公開的各面向。應注意的是，依據在業界的 標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任 意地放大或縮小單元的尺寸，以清楚地表現出本公開的特征。

圖1根據一些實施例，是半導體裝置制造期間的中間階段的示意性透視 圖。

圖2A-圖22A、圖2B-圖22B、圖10C-圖14C、圖10D、圖10E、圖14D、 圖14E以及圖19C根據一些實施例，是半導體裝置制造期間的中間階段的剖 面圖。

其中，附圖標記說明如下：

50：基板

51：抗擊穿(APT)區

52：犧牲層

54：通道層