[發明專利]制造半導體裝置的方法在審
| 申請號: | 202110653419.7 | 申請日: | 2021-06-11 |
| 公開(公告)號: | CN113539964A | 公開(公告)日: | 2021-10-22 |
| 發明(設計)人: | 張羅衡;張榮宏;林志昌;江國誠;王志豪 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L21/8238;H01L27/088;H01L27/092 |
| 代理公司: | 隆天知識產權代理有限公司 72003 | 代理人: | 黃艷 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 半導體 裝置 方法 | ||
1.一種制造半導體裝置的方法,包括:
形成一半導體堆疊,包括:
在一基板上沉積一第一半導體層;以及
在該第一半導體層上沉積一第二半導體層;
蝕刻該半導體堆疊以形成一鰭片,該鰭片包括多個納米結構的一堆疊;
在該鰭片上形成一虛設柵極結構;
蝕刻該鰭片以形成一凹口,該凹口鄰近該虛設柵極結構,該凹口露出該基板,該凹口露出在該虛設柵極結構下方的該第一半導體層以及該第二半導體層的多個第一側部;
蝕刻所述露出的第一側部以露出多個第二側部;
在所述露出的第二側部上沉積一第三半導體層;
在該虛設柵極結構上以及該第三半導體層上沉積一第一介電層;
蝕刻該第一介電層以露出該第三半導體層的多個部分;
在該露出的基板上以及鄰近該第三半導體層的所述露出的部分形成一第一外延區;
去除該虛設柵極結構;
去除該第一半導體層的多個剩余部分以在該鰭片中形成一開口;以及
在該開口中形成一柵極結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110653419.7/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種防護涂層的制備方法及制備得到的防護涂層
- 下一篇:一種電源管理方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





