[發明專利]集成芯片

在審

• 申請號: 202110652634.5
• 申請日: 2021-06-11
• 公開（公告）號: CN113540032A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 廖韋豪;田希文;呂志偉;戴羽騰;李忠儒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本發明實施例涉及一種集成芯片，包括位于基板上的一對第一金屬線。第一層間介電(interlayer dielectric，ILD)層橫向位于該對第一金屬線之間。第一ILD層包括第一介電材料。一對間隔物位于第一ILD層的兩側，且通過一對空腔(cavities)與第一ILD層橫向分隔。該對間隔物包括第二介電材料。此外，該對空腔是由第一ILD層的相對側壁以及面向第一ILD層的該對間隔物的多個側壁所定義。

技術領域

本公開涉及半導體裝置，特別是關于一種包含空腔(cavities)的半導體裝置。

背景技術

許多現代的集成芯片包含數百萬個半導體裝置，例如主動半導體裝置(例如，晶體管)及/或被動半導體裝置(例如，電阻器、二極管、電容器)。半導體裝置是通過后段制程(back-end-of-the-line，BEOL)金屬內連線層來電性連接，其中后段制程金屬內連線層是沿著層間介電(interlayer dielectric，ILD)層形成且形成于集成芯片上的半導體裝置上方。典型的集成芯片包括多個介電層與多個后段制程金屬內連線層，其中后段制程金屬內連線層包括與金屬接觸件(即導孔)垂直耦合在一起的不同尺寸的金屬線(metal wires)。

發明內容

一種集成芯片，包括：一對第一金屬線，位于基板上；第一層間介電層，橫向位于該對第一金屬線之間，第一ILD層包括第一介電材料；以及一對間隔物，位于第一ILD層的兩側，且通過一對空腔與第一ILD層橫向分隔，其中該對間隔物包括第二介電材料，且其中該對空腔是由第一ILD層的相對側壁以及面向第一ILD層的該對間隔物的多個側壁所定義。

一種集成芯片，包括：介電層，位于基板上；第一金屬線，位于介電層上；第一層間介電(ILD)層，位于介電層上，且與第一金屬線橫向鄰近，其中第一ILD層包括第一介電材料；一對間隔物，位于介電層上以及第一ILD層的兩側，該對間隔物包括與第一介電材料不同的第二介電材料；以及蝕刻停止層，位于第一ILD層上以及該對間隔物上，其中第一ILD層的相對側壁、面向第一ILD層的該對間隔物的多個側壁、蝕刻停止層的一或多個底表面、以及介電層的一或多個頂表面定義一對空腔，該對空腔分別橫向分隔面向第一ILD層的該對間隔物的側壁與第一ILD層的相對側壁。

一種集成芯片的形成方法，該方法包括：在基板上沉積第一金屬；圖案化第一金屬以定義多個第一金屬線；在第一金屬線上以及第一金屬線的多個側壁上形成間隔物前驅物層；圖案化間隔物前驅物層以沿著第一金屬線的側壁形成多個間隔物前驅物；修飾間隔物前驅物的多個側壁以形成多個間隔物，其中修飾間隔物前驅物的側壁包括沿著間隔物前驅物的側壁形成一或多個有機化合物；在間隔物的多個側壁上形成一或多個犧牲層；在基板上沉積第一介電質以在一或多個犧牲層之間形成第一層間介電(ILD)層；以及至少部分地從間隔物的側壁移除一或多個犧牲層，在它們的位置留下一或多個空腔。

附圖說明

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特征。

圖1繪示了集成芯片的一些實施例的剖面圖，上述集成芯片包括一對第一金屬線之間的第一層間介電(ILD)層、一對間隔物、及一對空腔。

圖2繪示了集成芯片的一些實施例的剖面圖，上述集成芯片包括多個第一金屬線之間的第一層間介電(ILD)層、間隔物、及空腔。

圖3繪示了集成芯片的一些實施例的俯視圖，上述集成芯片包括多個第一金屬線之間的第一層間介電(ILD)層、間隔物、及空腔。

圖4繪示了集成芯片的一些實施例的剖面圖，上述集成芯片包括第一層間介電層，其具有比底表面寬的頂表面。

圖5繪示了集成芯片的一些實施例的剖面圖，上述集成芯片包括一或多個犧牲層，其沿著面向第一ILD層的一對間隔物的側壁。